数字系统设计EDA版

1、11.1.时间要求：每天上午时间要求：每天上午8:00-11:158:00-11:15；下午：；下午：13:30-13:30-15:0015:00；三次不到；三次不到NONO2.2.课程内容要求：独立完成；基本功能（课程内容要求：独立完成；基本功能（7070分）扩展分）扩展功能（功能（9090分）；自我功能设计（分）；自我功能设计（100100分）分）3.3.能力要求：速度与质量有机结合；能力要求：速度与质量有机结合；4.4.报告要求：原理；设计图；仿真；调试；演示；报告要求：原理；设计图；仿真；调试；演示；5.5.答辩答辩：软件使用的熟练程度；设计内容的原理掌握软件使用的熟练程度；设计内容的

2、原理掌握程度；设计内容的深度；设计功能的扩展程度。程度；设计内容的深度；设计功能的扩展程度。23设计题目：设计题目： 多功能数字钟多功能数字钟 电子抢答器的设计电子抢答器的设计(4路路) 交通指示灯的设计交通指示灯的设计 音乐电路的设计音乐电路的设计 彩灯电路的设计彩灯电路的设计 自带题目自带题目4课程目的：课程目的： 本次课程设计，指导老师给出大致的设本次课程设计，指导老师给出大致的设计要求，学生自己设计电路，在设计思路上计要求，学生自己设计电路，在设计思路上不框定和约束同学们的思维，学生可以发挥不框定和约束同学们的思维，学生可以发挥自己的创造性尽可能多地实现所设计电路的自己的创造性尽可能多

3、地实现所设计电路的功能。功能。 数字钟、电子抢答器、交通指示灯、彩数字钟、电子抢答器、交通指示灯、彩灯、音乐电路、都是我们比较熟悉的电子装灯、音乐电路、都是我们比较熟悉的电子装置。我们通过这些电路的设计可以更好地掌置。我们通过这些电路的设计可以更好地掌握电子技术课程中的知识。握电子技术课程中的知识。5设计要求设计要求功能：根据自己选定的题目，完成设计要求功能功能：根据自己选定的题目，完成设计要求功能论文：每人撰写设计与调试总结报告。论文：每人撰写设计与调试总结报告。 首先应进行系统模块的划分，规定首先应进行系统模块的划分，规定每一模块的功能以及各个模块之间的接口。每一模块的功能以及各个模块之间

4、的接口。通常分为如下四个模块：通常分为如下四个模块：输入电路模块；输入电路模块；输出电路模块；输出电路模块；处理电路模块；处理电路模块；显示电路模块。显示电路模块。67设计要求设计要求- -数字钟：数字钟：基本功能：基本功能：准确计时，以数字显示时、分、秒、星期准确计时，以数字显示时、分、秒、星期 ；小时的计时要求为小时的计时要求为“1212翻翻1 1”，分和秒的计时要求为，分和秒的计时要求为6060进位；进位；校正时间校正时间仿电视台整点报时仿电视台整点报时扩展功能扩展功能秒表功能秒表功能闹钟系统闹钟系统日历功能日历功能触摸整点报数触摸整点报数其它电子表的功能。其它电子表的功能。论文：每人撰

5、写设计与调试总结报告。论文：每人撰写设计与调试总结报告。 主体电路 扩展电路 时显示器 时译码器 时计数器 分显示器 分译码器 分计数器 校时电路 振荡器 分频器 秒显示器 秒译码器 秒计数器 定时控制 仿电台报时 报整点时数 触摸整点报时 1s 89分频器的功能主要有两个：分频器的功能主要有两个：产生标准秒脉冲信号产生标准秒脉冲信号提供功能扩展电路所需要的信号，如仿提供功能扩展电路所需要的信号，如仿电台报时用的电台报时用的1kHz1kHz的高音频信号和的高音频信号和500Hz500Hz的低音频信号等的低音频信号等10要求：要求： 分和秒计数器都是模分和秒计数器都是模M M=60=60的计数器

6、，其计数的计数器，其计数规律为规律为00000101585859590000； 选选74LS90/74LS16074LS90/74LS160作十位、个位计数器，将作十位、个位计数器，将它们级联组成模数它们级联组成模数M M=60=60的计数器；的计数器； 1212小时制计数器是一个小时制计数器是一个“1212翻翻1 1”的特殊进制的特殊进制计数器。即当数字钟运行到计数器。即当数字钟运行到1212时时5959分分5959秒时，秒时，秒的个位计数器再输入一个秒脉冲时，数字秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为钟应自动显示为0101时时0000分分0000秒，实现日常生秒，实现日常生活

7、中习惯用的计时规律。活中习惯用的计时规律。 11 当刚接通电源或计时出现误差时，都要当刚接通电源或计时出现误差时，都要对时间进行校正。要求：对时间进行校正。要求：在小时校正时不影响分和秒的正常计数；在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数；在分校正时不影响秒和小时的正常计数； 12闹钟时间可以任意设定；闹钟时间可以任意设定；在达到设定时间时发出声、光信号；在达到设定时间时发出声、光信号；设计提示：整点报时电路的设计设计提示：整点报时电路的设计要求模仿电视台的整点报时功能：即从要求模仿电视台的整点报时功能：即从5959分分5050秒起，每隔两秒发出一次低音信号，秒起

8、，每隔两秒发出一次低音信号，整点时发出一次高音信号；整点时发出一次高音信号；在报时期间不影响秒和小时的正常计数；在报时期间不影响秒和小时的正常计数； 13可以进行计时；可以进行计时；具有暂停具有暂停/ /继续计时功能继续计时功能 设计提示：触摸报时电路的设计设计提示：触摸报时电路的设计为盲人设计的功能：为盲人设计的功能： 当按报时键时，能以声响数告诉盲人时数。当按报时键时，能以声响数告诉盲人时数。 当按报分键时，能以声响数告诉盲人分数当按报分键时，能以声响数告诉盲人分数。 14能够显示日、月、年的自动显示系统；能够显示日、月、年的自动显示系统；注意：注意：2 2月分为月分为2828天和天和29

9、29天两种情况。天两种情况。具有手动校正日、月、年的功能。具有手动校正日、月、年的功能。151.1.基本功能：基本功能：（1 1）抢答器同时供抢答器同时供4 4名选手比赛，分别用名选手比赛，分别用4 4个按钮个按钮S0S0S3S3表示。表示。（2 2）设置一个系统清除和抢答控制开关设置一个系统清除和抢答控制开关S S，该开关由主持人控制。该开关由主持人控制。（3 3）抢答器具有锁存与显示功能。即选手按抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。选响提示，并在数码管上显示选手号码。选手抢答实行优先锁存

10、，优先抢答选手的编手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。号一直保持到主持人将系统清除为止。抢答器抢答器162.2.扩展功能：扩展功能： （1 1）抢答器具有定时抢答功能，且一次抢答抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如的时间由主持人设定（如3030秒）。当主持人启秒）。当主持人启动动 开始开始 键后，定时器进行减计时。键后，定时器进行减计时。 （2 2）参赛选手在设定的时间内进行抢答，抢参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统的编号

11、和抢答的时间，并保持到主持人将系统清除为止。清除为止。 （3 3）在设定的抢答时间内如果定时时间已到，）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示答，定时显示器上显示0000设计要求设计要求- -抢答器：抢答器： 抢答器主电路的设计：抢答器电路的功能有两个：抢答器主电路的设计：抢答器电路的功能有两个：一是能辨认出选手按键的先后，并锁存优先抢答者一是能辨认出选手按键的先后，并锁存优先抢答者的编号，送给译码电路；二是要使其他选手随后的的编号，送给译码电路；二是要使其他选手随后的按键操作无效。按键操作无效。

12、定时电路设计：节目主持人根据抢答题目的难易程定时电路设计：节目主持人根据抢答题目的难易程度设定一个抢答时间，通过预置电路对计数时间进度设定一个抢答时间，通过预置电路对计数时间进行设置。行设置。报警电路设计：当答题时间将到或结束发出蜂鸣声报警电路设计：当答题时间将到或结束发出蜂鸣声结束答题。结束答题。犯规电路设计：犯规电路设计：17设计提示：抢答器的设计设计提示：抢答器的设计 锁存器芯片锁存器芯片74LS27974LS279优先编码器优先编码器74LS14874LS148十进制同步加十进制同步加/ /减计数器减计数器74LS19274LS19218设计提示：抢答器的设计设计提示：抢答器的设计 1

13、 1抢答判断的关键是准确判断出第一抢答抢答判断的关键是准确判断出第一抢答者并将其锁存，实现的方法可使用触发器者并将其锁存，实现的方法可使用触发器或锁存器，在得到第一信号后将输入封锁，或锁存器，在得到第一信号后将输入封锁，使其它组的抢答信号无效。使其它组的抢答信号无效。2 2形成第一抢答信号后，用编码、译码及形成第一抢答信号后，用编码、译码及数码显示电路显示第一抢答者的组别，控数码显示电路显示第一抢答者的组别，控制扬声器发出音响，并启动答题计时电路。制扬声器发出音响，并启动答题计时电路。19设计提示：鉴别与锁存设计提示：鉴别与锁存4秒秒2秒秒2秒秒4秒秒2秒秒2秒秒东西灯东西灯 绿亮绿亮 绿闪绿

14、闪 黄亮黄亮 红亮红亮 红亮红亮 红亮红亮南北灯南北灯 红亮红亮 红亮红亮 红亮红亮 绿亮绿亮 绿闪绿闪 黄亮黄亮20 基本功能：东西方向绿灯亮基本功能：东西方向绿灯亮4 4秒后闪秒后闪2 2秒灭；黄灯亮秒灭；黄灯亮2 2秒灭；红灯亮秒灭；红灯亮8 8秒；绿灯亮秒；绿灯亮4 4秒。对秒。对应东西方向绿或黄亮时南北灯红灯亮应东西方向绿或黄亮时南北灯红灯亮8 8秒，接着绿秒，接着绿灯亮灯亮4 4秒后闪秒后闪2 2秒灭；黄灯亮秒灭；黄灯亮2 2秒后，红灯又秒后，红灯又亮。亮。交通指示灯的自动控制交通指示灯的自动控制21扩展功能：此十字路口为大道和小道（智能交通灯）扩展功能：此十字路口为大道和小道（智

15、能交通灯）1 1、通常大道绿灯亮，小道红灯亮；、通常大道绿灯亮，小道红灯亮；2 2、若小道来车，大道经、若小道来车，大道经6 6秒由绿灯变为黄灯；再经秒由绿灯变为黄灯；再经4 4秒秒大道由黄灯变为红灯，同时小道由红灯变为绿灯；大道由黄灯变为红灯，同时小道由红灯变为绿灯；3 3、小道变绿灯后，若大道来车不到三辆，则经过、小道变绿灯后，若大道来车不到三辆，则经过2525秒秒后自动由绿灯变为黄灯，再经过后自动由绿灯变为黄灯，再经过4 4秒变为红灯，同秒变为红灯，同时大道由红灯变为绿灯；时大道由红灯变为绿灯；4 4、如果小道在绿灯亮时，小道亮的时间还没到、如果小道在绿灯亮时，小道亮的时间还没到2525

16、秒，秒，只要大道检测到已经超过只要大道检测到已经超过3 3辆车在等候，那么小道辆车在等候，那么小道应立即由绿灯变为黄灯，再经应立即由绿灯变为黄灯，再经4 4秒变为红灯，同时秒变为红灯，同时大道由红灯变为绿灯。大道由红灯变为绿灯。设计要求设计要求- -交通灯：交通灯： 22原理图：原理图：检测信号检测信号大道指示灯大道指示灯小信号灯小信号灯 驱动器驱动器 控制器控制器 计数器计数器秒信号秒信号 23流程图：流程图：大道绿灯亮大道绿灯亮小道红灯亮小道红灯亮小道来车？小道来车？N大道绿灯亮大道绿灯亮6秒秒大道黄灯亮大道黄灯亮4秒秒大道红灯亮大道红灯亮小道绿灯亮小道绿灯亮Y大道来车大道来车3辆？辆？小

17、道灯黄小道灯黄4秒秒小道红灯亮小道红灯亮大道绿灯亮大道绿灯亮Y计时计时大于大于25秒？秒？YN24音乐电路的设计音乐电路的设计基本功能：基本功能：1.1.能弹出高中低能弹出高中低1 1、2 2、3 3、4 4、5 5、6 6、7 7、1 1基本音符；基本音符；2.2.能弹出简短的曲目。能弹出简短的曲目。扩展功能：扩展功能：1.1.几首乐曲自动播放。几首乐曲自动播放。2.2.曲目的播放速度可以变换。曲目的播放速度可以变换。3.3.彩灯随着乐曲闪烁。彩灯随着乐曲闪烁。音名音名频率频率(hz)(hz)音名音名频率频率(hz)(hz)音名音名频率频率(hz)(hz)低音低音1 1261.63261.6

18、3中音中音1 1523.25523.25高音高音1 11046.501046.50低音低音2 2293.67293.67中音中音2 2587.33587.33高音高音2 2l124.66l124.66低音低音3 3329.63329.63中音中音3 3659.25659.25高音高音3 31381.511381.51低音低音4 4349.23349.23中音中音4 4698.46698.46高音高音4 41396.921396.92低音低音5 5391.99391.99中音中音5 5783.99783.99高音高音5 51567.981567.98低音低音6 6440440中音中音6 6880

19、880高音高音6 617601760低音低音7 7439.88439.88中音中音7 7987.76987.76高音高音7 71975.521975.5225简谱音名与国际标准音频率关系：简谱音名与国际标准音频率关系： 26原理结构图：原理结构图： 音调发生器、音乐编码器、彩灯控制器这三项音调发生器、音乐编码器、彩灯控制器这三项功能由可编程逻辑器件芯片实现。音频放大器、功能由可编程逻辑器件芯片实现。音频放大器、彩灯、各种时钟可由具体的外围电路来实现。彩灯、各种时钟可由具体的外围电路来实现。 27彩灯电路的设计彩灯电路的设计：基本功能：实现至少基本功能：实现至少8 8路彩灯变换功能路彩灯变换功能

20、(1)(1)彩灯从右到左，然后从左到右逐次产闪烁。彩灯从右到左，然后从左到右逐次产闪烁。(2)(2)彩灯从右到左点亮，然后从左到右逐次依次彩灯从右到左点亮，然后从左到右逐次依次熄灭，全亮全灭。熄灭，全亮全灭。(3)(3)彩灯两边同时亮彩灯两边同时亮2 2个逐次向中间移动再散开。个逐次向中间移动再散开。(4)(4)彩灯两边同时亮彩灯两边同时亮2 2个，个，4 4亮亮4 4灭。灭。扩展功能：自行设计其他彩灯变换形式扩展功能：自行设计其他彩灯变换形式分四部分完成：分四部分完成：一个八路彩灯花样控制器；一个八路彩灯花样控制器；一个四频率输出分频器；一个四频率输出分频器；一个四选一控制器；一个四选一控制

21、器；一个时间选择器。一个时间选择器。四选一控制器从分频器选择不同频率的时钟信四选一控制器从分频器选择不同频率的时钟信号输送到彩灯花样控制器，从而达到控制彩灯号输送到彩灯花样控制器，从而达到控制彩灯闪烁速度的快慢，时间选择器控制每种速度维闪烁速度的快慢，时间选择器控制每种速度维持的时间长短。持的时间长短。28彩灯电路的设计：彩灯电路的设计：(1)(1)四频率输出分频器：四频率输出分频器： 一个输入的时钟信号，对所输入的时钟信号进行一个输入的时钟信号，对所输入的时钟信号进行2 2分频、分频、4 4分频、分频、8 8分频、分频、1616分频，得到四种频率信号。分频，得到四种频率信号。(2)(2)时间

22、选择器：时间选择器： 时间选择器实际上是两个分频器，其中一个频率是另一个时间选择器实际上是两个分频器，其中一个频率是另一个频率的两倍。这两个输出的的时钟信号组合起来就可以为四频率的两倍。这两个输出的的时钟信号组合起来就可以为四选一控制器提供选一控制器提供0000、0101、1010、1111四个时间选择条件。四个时间选择条件。(3)(3)四选一控制器：四选一控制器： 从分频器中选择不同频率的时钟信号送给彩灯控制器，实从分频器中选择不同频率的时钟信号送给彩灯控制器，实现彩灯闪烁的频率变化。现彩灯闪烁的频率变化。(4)(4)彩灯控制器：彩灯控制器： 彩灯控制电路是整个设计的核心，它负责整个设计的输

23、出彩灯控制电路是整个设计的核心，它负责整个设计的输出效果即各种彩灯图案的样式变化。效果即各种彩灯图案的样式变化。29彩灯电路的设计彩灯电路的设计30用原理图设计方式完成设计用原理图设计方式完成设计使用功能仿真单独仿真验证各模块的功能。使用功能仿真单独仿真验证各模块的功能。产生顶层模块，完成顶层设计。产生顶层模块，完成顶层设计。选择目标器件，编译顶层设计，在编译报告中查选择目标器件，编译顶层设计，在编译报告中查看时序分析结果和器件资源使用情况。看时序分析结果和器件资源使用情况。在分配编辑器中完成引脚分配。在分配编辑器中完成引脚分配。下载到芯片并验证设计下载到芯片并验证设计将调试好的程序作为论文的

24、一部分提交将调试好的程序作为论文的一部分提交答辩答辩设计实施方式设计实施方式：分频电路的功能主要有两个：分频电路的功能主要有两个：产生标准秒脉冲信号产生标准秒脉冲信号提供功能扩展电路所需要的信号，如声提供功能扩展电路所需要的信号，如声音报警时用的音报警时用的1kHz1kHz的高音频信号和的高音频信号和500Hz500Hz的低音频信号等的低音频信号等 参照书参照书78797879页页显示电路的功能：显示电路的功能：控制控制8 8个数码管的显示个数码管的显示; ;动态显示动态显示; ; 参照书参照书80-8380-83页页电子设计自动化（电子设计自动化（Electronic Design Auto

25、mationElectronic Design Automation，EDAEDA）技术是以计算机科学和）技术是以计算机科学和微电子微电子技术发展为先技术发展为先导，汇集了计算机图形学、拓扑逻辑学、微电子工导，汇集了计算机图形学、拓扑逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术，它是在先进的计算机工作平台上成果的先进技术，它是在先进的计算机工作平台上开发出的一整套电子系统设计的软件工具。从开发出的一整套电子系统设计的软件工具。从2020世世纪纪6060年代中期开始，人们不断开发出各种计算机辅年代中期开始，人们不断开发出各

26、种计算机辅助设计工具来帮助设计人员进行集成电路和电子系助设计工具来帮助设计人员进行集成电路和电子系统的设计，集成电路技术的不断发展对统的设计，集成电路技术的不断发展对EDAEDA技术提技术提出新的要求，并促进了出新的要求，并促进了EDAEDA技术的发展。技术的发展。33什么是什么是EDAEDA 电路仿真工具：主要用于模拟电路和数字电电路仿真工具：主要用于模拟电路和数字电路的仿真，常见的有路的仿真，常见的有SPICESPICEPSPICE PSPICE 、EWBEWB、MULTISIMMULTISIM等；等；电路板级设计工具：常见的有电路板级设计工具：常见的有PROTELEPROTELE、POW

27、ER PCBPOWER PCB等；等；可编程器件开发工具：常见的有可编程器件开发工具：常见的有MAXPLUS IIMAXPLUS II、QUARTUS IIQUARTUS II、MATLABMATLABDSP BUILDERDSP BUILDER等。等。3435EDAEDA（Electronics Design AutomationElectronics Design Automation）即电子设）即电子设计自动化技术，是利用计算机工作平台，从事电子计自动化技术，是利用计算机工作平台，从事电子系统和电路设计的一项技术。系统和电路设计的一项技术。EDAEDA技术为电子系统设计带来了这样的变化：

28、技术为电子系统设计带来了这样的变化：（1 1）设计效率提高，设计周期缩短；）设计效率提高，设计周期缩短；（2 2）设计质量提高；）设计质量提高；（3 3）设计成本降低；）设计成本降低；（4 4）能更充分地发挥设计人员的创造性；）能更充分地发挥设计人员的创造性；（5 5）设计成果的重用性大大提高，省去了不必要的）设计成果的重用性大大提高，省去了不必要的重复劳动。重复劳动。 EDA设计方法设计方法 36数字电路的数字电路的EDA设计是基于设计是基于FPGA进行设计的，支持进行设计的，支持自顶向下的设计方法：自顶向下的设计方法：（1）首先从系统设计入手，在顶层进行功能划分和）首先从系统设计入手，在顶

29、层进行功能划分和结构设计；结构设计；（2）然后再逐级设计底层的结构；）然后再逐级设计底层的结构；（3）并在系统级采用仿真手段验证设计的正确性；）并在系统级采用仿真手段验证设计的正确性；（4）最后完成整个系统的设计，实现从设计、仿真、）最后完成整个系统的设计，实现从设计、仿真、测试一体化。测试一体化。37传统的设计方法是基于中小规模集成电路器件进行设传统的设计方法是基于中小规模集成电路器件进行设计（如计（如7474系列及其改进系列、系列及其改进系列、CC4000CC4000系列、系列、74HC74HC系系列等都属于通用型数字集成电路），而且是采用自列等都属于通用型数字集成电路），而且是采用自底向

30、上进行设计：底向上进行设计：（1 1）首先确定可用的元器件；）首先确定可用的元器件；（2 2）根据这些器件进行逻辑设计，完成各模块；）根据这些器件进行逻辑设计，完成各模块；（3 3）将各模块进行连接，最后形成系统；）将各模块进行连接，最后形成系统；（4 4）而后经调试、测量观察整个系统是否达到规定）而后经调试、测量观察整个系统是否达到规定的性能指标。的性能指标。 383940QuartusII软件的设计过程主要包括：软件的设计过程主要包括：建立项目建立项目输入设计电路（可采用不同方式）输入设计电路（可采用不同方式）设计编译设计编译设计仿真设计仿真设计下载设计下载 QuartusQuartus设

31、计流程介绍设计流程介绍QuartusQuartus设计流程设计流程 启动启动Quartus 5.0Quartus 5.0（6.1)6.1)双击桌面上的双击桌面上的Quartus5.0Quartus5.0图标或单击开始按扭，在程图标或单击开始按扭，在程序菜单中选择序菜单中选择Quartus5.0 Quartus5.0 ，可以启动可以启动Quartus5.0Quartus5.0。其初始界面如图所示。其初始界面如图所示。 1新建一个工程新建一个工程利用利用QuartusII提供的新建工程指南可以帮助我们很容易的建立一提供的新建工程指南可以帮助我们很容易的建立一个工程：个工程：在主菜单上选择在主菜单上

32、选择FileNewProjectWizard将弹出如下图将弹出如下图所示对话框。所示对话框。 QuartusQuartus设计流程设计流程 在上图中的第一个空白处需添入新建工程工作目录的在上图中的第一个空白处需添入新建工程工作目录的路径，为便于管理，路径，为便于管理，QuartusII软件要求每一个工程项软件要求每一个工程项目及其相关文件都统一存储在单独的文件夹中。第二目及其相关文件都统一存储在单独的文件夹中。第二个空白处需添入新建的工程名称。第三个空白处需添个空白处需添入新建的工程名称。第三个空白处需添入的是工程的顶层设计实体名称，要求顶层设计实体入的是工程的顶层设计实体名称，要求顶层设计实

33、体名称和新建的工程名称保持一致。名称和新建的工程名称保持一致。如上图所示添好后，按如上图所示添好后，按Next按钮，将会弹出加入文件按钮，将会弹出加入文件对话框，如下图所示。对话框，如下图所示。 QuartusQuartus设计流程设计流程 可以在可以在File空白处选择添入其他已存在的设计文件加入到空白处选择添入其他已存在的设计文件加入到这个工程中，也可以使用这个工程中，也可以使用UserLibraryPathnames按钮按钮把用户自定义的库函数加入到工程中使用。完成后按把用户自定义的库函数加入到工程中使用。完成后按Next按钮进入下一步。按钮进入下一步。下面弹出的是选择可编程逻辑器件对话

34、框，如下图所下面弹出的是选择可编程逻辑器件对话框，如下图所示。选示。选Specific，手动选择需要的器件，选手动选择需要的器件，选Auto，则由则由编译器自动选择。编译器自动选择。QuartusQuartus设计流程设计流程 在下一步弹出的对话框中通过选择器件的封装形式，引脚在下一步弹出的对话框中通过选择器件的封装形式，引脚数目，以及速度级别来约束可选器件的范围。如图所示。数目，以及速度级别来约束可选器件的范围。如图所示。器件设置对话框器件设置对话框 QuartusQuartus设计流程设计流程 最后是由新建工程指南建立的工程文件摘要，显示了上面最后是由新建工程指南建立的工程文件摘要，显示了

35、上面的全部设置选项。至此，新工程建立完毕，在的全部设置选项。至此，新工程建立完毕，在QuartusIIQuartusII设设计软件界面的顶部标题栏将显示工程名称和存储路径。如下计软件界面的顶部标题栏将显示工程名称和存储路径。如下图所示。图所示。QuartusQuartus设计流程设计流程 2 2编辑文件编辑文件 单击标题栏中的单击标题栏中的FileNewFileNew对话框，如图所示对话框，如图所示。 单击单击NewNew对话框的对话框的Device Device Design FilesDesign Files选项卡，选择编选项卡，选择编译文件的语言类型。这里选择译文件的语言类型。这里选择B

36、lock Diagram/Schematic Block Diagram/Schematic FileFile，选好后单击【，选好后单击【OKOK】按钮，按钮，打开原理图编辑器窗口，可以打开原理图编辑器窗口，可以在此窗口进行原理图的设计。在此窗口进行原理图的设计。QuartusQuartus设计流程设计流程 在编辑窗中的任何一个位置上单击鼠标右键，在弹出在编辑窗中的任何一个位置上单击鼠标右键，在弹出的快捷菜单中选择其中的输入元件项的快捷菜单中选择其中的输入元件项Insert-SymbolInsert-Symbol，于是将弹出如下图所示的输入元件的对话框于是将弹出如下图所示的输入元件的对话框 Q

37、uartusQuartus设计流程设计流程 选择菜单选择菜单File-Save AsFile-Save As命令，将已设计好的原理图文件命令，将已设计好的原理图文件取名并存盘在已为此项目建立的文件夹内。取名并存盘在已为此项目建立的文件夹内。QuartusQuartus设计流程设计流程 设置引脚：为了能对此全加器进行硬件测试，应将其输入设置引脚：为了能对此全加器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。输出信号锁定在芯片确定的引脚上，编译后下载。 选择选择ToolsTools菜单中的菜单中的AssignmentsAssignments项，即进入如图所示的项，即进入如图所

38、示的Assignment EditorAssignment Editor编辑器窗。在编辑器窗。在CategoryCategory栏中选择栏中选择PinPin，或直接单击右上侧的或直接单击右上侧的PinPin按钮。按钮。 QuartusQuartus设计流程设计流程 双击双击ToTo栏的栏的，在出现的如图所示的下拉栏中分，在出现的如图所示的下拉栏中分别选择本工程要锁定的端口信号名；然后双击对应的别选择本工程要锁定的端口信号名；然后双击对应的LocationLocation栏的栏的，在出现的下拉栏中选择对应端口，在出现的下拉栏中选择对应端口信号名的器件引脚号，如对应信号名的器件引脚号，如对应ain

39、,ain,选择选择8 8脚。脚。 QuartusQuartus设计流程设计流程 3 3QuartusIIQuartusII编译编译编译设置：利用编译设置：利用Quartus IIQuartus II提供的编译设置指南可以帮助我提供的编译设置指南可以帮助我们很容易的进行一个项目的编译设置。在主菜单中选择们很容易的进行一个项目的编译设置。在主菜单中选择Assignments/Compiler Settings WizardAssignments/Compiler Settings Wizard选项，将弹出一个对选项，将弹出一个对话框，要求输入指定的编译实体模块和设定名字。话框，要求输入指定的编译实

40、体模块和设定名字。编译设置好后，在主菜单中选择编译设置好后，在主菜单中选择Processing/Start Processing/Start Compilation Compilation 对所设置的项目进行编译。对所设置的项目进行编译。阅读编译报告：编译后自动生成的编译报告如图阅读编译报告：编译后自动生成的编译报告如图8.138.13所示，所示，它包含了怎样将一个设计放到一个器件中的所有信息。有器件它包含了怎样将一个设计放到一个器件中的所有信息。有器件使用统计，编译设置情况，底层显示，器件资源利用率，状态使用统计，编译设置情况，底层显示，器件资源利用率，状态机的实现，方程式，延时分析结果，机

41、的实现，方程式，延时分析结果，CPUCPU使用资源。使用资源。QuartusQuartus设计流程设计流程 QuartusQuartus设计流程设计流程 Quartus设计流程设计流程4QuartusII仿真仿真QuartusII支持多种仿真输入方法，它支持波形方式输入，如：支持多种仿真输入方法，它支持波形方式输入，如：向量波形文件（向量波形文件（.vwf）、）、向量文件（向量文件（.vec）、）、列表文件列表文件（.tbl），），也支持也支持Testbench如：如：Tcl/TK脚本文件，同时也支脚本文件，同时也支持第三方的仿真工具的持第三方的仿真工具的Verilog/VHDLTestben

42、ch。QuartusII仿真设置仿真设置:利用利用QuartusII提供的仿真设置指南可提供的仿真设置指南可以帮助我们快速进行一个项目的仿真设置。在主菜单中选以帮助我们快速进行一个项目的仿真设置。在主菜单中选择择Assignments/SimulatorSettingsWizard选项，在弹出的选项，在弹出的对话框中，输入指定的仿真实体模块和设定名字。对话框中，输入指定的仿真实体模块和设定名字。Quartus设计流程设计流程 建立仿真波形文件建立仿真波形文件:在主菜单在主菜单中选择中选择File/New选项，在弹出选项，在弹出的的New对话框中选择对话框中选择OtherFiles选项中的选项中

43、的VectorWaveformFile。设置仿真参数设置仿真参数:设置仿真时间设置仿真时间区域。对于时序仿真来说，将区域。对于时序仿真来说，将仿真时间轴设置在一个合理的仿真时间轴设置在一个合理的时间区域上十分重要。通常设时间区域上十分重要。通常设置的时间范围在数十微秒间：置的时间范围在数十微秒间： Quartus设计流程设计流程 将工程端口信号节点选入波形编辑器中。将工程端口信号节点选入波形编辑器中。Quartus设计流程设计流程 编辑输入波形编辑输入波形( (输入激励信号输入激励信号) )。QuartusQuartus设计流程设计流程 存盘，并启动仿真存盘，并启动仿真QuartusQuart

44、us设计流程设计流程 观察仿真波形观察仿真波形QuartusQuartus设计流程设计流程 5、QuartusII下载下载:打开编程窗和配置文件。首先将实验系统和并口通信线连打开编程窗和配置文件。首先将实验系统和并口通信线连接好，打开电源。在菜单接好，打开电源。在菜单Tool中选择中选择Programmer，于是弹，于是弹出如图所示的编程窗。在出如图所示的编程窗。在Mode栏中有栏中有4种编程模式可以选择：种编程模式可以选择：JTAG，PassiveSerial（被动串行配置方式）（被动串行配置方式） ，ActiveSerial和和In-Socket。为了直接对。为了直接对FPGA进行配置，在编程窗进行配置，在编程窗的编程模式的编程模式Mode中选中选JTAG(默认默认)，并选中打勾下载文件右，并选中打勾下载文件右侧的第一小方框。注意要仔细核对下载文件路径与文件名。侧的第一小方框。注意要仔细核对下载文件路径与文件名。如果此文件没有出现或有错，单击左侧如果此文件没有出现或有错，单击左侧“AddFile”按钮，按钮，手动选择配置文件手动选择配置文件f_ad