计数器应用及

1、第六章（） 常用的时序逻辑模块电路o寄存器和移位寄存器n寄存器n移位寄存器n移位寄存器应用实例o计数器n计数器分类n1位计数器n异步计数器n同步计数器o时序电路综合应用6.5.1 寄存器和移位寄存器o寄存器o移位寄存器n移位寄存器原理n移位寄存器74164n双向移位寄存器74194o移位寄存器应用实例n实例1并行串行数据转换n实例2串行并行数据转换n实例3构成扭环计数器n实例4构成脉冲分配器n实例5构成串行加法器返回返回1. 寄存器寄存器： 寄存器用于存储一组二进制数。 一个触发器可以存储一位二进制数，N个触发器组 成的寄存器可以存储N位二进制数。 常用的寄存器有74LS273 ( 8D触发器

2、组成，有清零端)、74LS397(四位)、74LS378(六位)、 74LS377(八位)等。D触发器组成的4位寄存器工作原理： 当时钟信号的上升沿到来时，D触发器的输入被锁存，寄存器的输出就是输入数据 D（D3D2D1D0） 。 电路中，输入数据是由CP控制同时被锁存到触发器中，输出也基本上是同时给出的，触发器的这种工作方式叫做并行输入、并行输出方式。DQDQDQDQCPQ3Q2Q1Q0D3D2D1D0返回返回2. 移位寄存器o移位寄存器原理oRS触发器组成的移位寄存器o移位寄存器74164o双向移位寄存器74194返回返回移位寄存器原理 移位寄存器除了具有寄存器的功能外，还有移位功能。即所

3、存储的代码在时钟信号的作用下可实现左移或右移。主要用于数据的串-并行转换，数据运算（乘、除等）。常用的有74164、74194、CD4015等。 移位寄存器可由RS触发器、D触发器或JK触发器组成。RS触发器组成的移位寄存器如果 S= R，则： Qn+1 = S + SQn = S这时的RS触发器相当于D触发器，S即是D。并行输出SRQQSRQQSCPRDQQ1Q2Q1Q0SRQQQ3已知RS触发器的表达式：Qn+1 = S + RQnSR = 0 图中，RS触发器相当于D触发器，时钟信号到来，触发器的状态Q取决于D（S）。 串行输入数据在时钟信号CP的作用下，逐位输入。并且每来一个时钟信号，

4、输入及Q0Q1Q2Q3的状态就向前传递一次（右移）。 经过4个时钟信号作用后，4位串行数据被全部移入到寄存器中，从Q3Q2Q1Q0可得到4位并行输出-串并转换。 再经过4个时钟作用，存储在Q3Q2Q1Q0中的数据又逐位从串行输出端全部移出-并串转换。RS触发器组成的移位寄存器工作原理SRQQSRQQSCPRDQQ1Q2Q1Q0SRQQQ3RS触发器组成的移位寄存器状态转换表：寄存器状态 CP 串行输入 Q0 Q1 Q2 Q3 串行输出 0 0 0 0 0 0 1 1 1 0 0 0 0 2 1 1 1 0 0 0 3 0 0 1 1 0 0 4 1 1 0 1 1 1 5 0 0 1 0 1

5、1 6 0 0 0 1 0 0 7 0 0 0 0 1 1 8 0 0 0 0 0 0 移位寄存器74164A、B：串行数据输入端Cr：异步清零端CP：时钟端SRQQQSRQQSARQQSRQQCPSRQQSRQQSRQQSRQQ&ABQBQCQDQEQFQGQH11Cr74164时序图时序图CPCrABQAQBQCQDQEQFQGQH双向移位寄存器74194SLCPRSS S DD1030RSS S DD1030RSS S DD1030SR0301DDSSQ0Q1Q2Q3D0D1D2D31S1S0Q0Q1Q2Q3FF0FF1FF2FF3CrF0F1F2F3DSRD11111111双向

6、移位寄存器74194功能S0=F0= S1 S0 Q0+ S1 S0 DSR+ S1 S0 Q1+S1 S0 D0电路由四个RS触发器、四个4-1MUX和一些门电路组成。DIL：左移输入 DIR：右移输入S1S0：功能选择 Cr：清零 CP：时钟，上升沿触发D0D1D2D3：并行输入 Q0Q1Q2Q3：并行输出Q0：左移位输出 Q3：右移位输出S1=F1= S1 S0 Q1+ S1 S0 Q0 + S1 S0 Q2+S1 S0 D1S2=F2= S1 S0 Q2+ S1 S0 Q1 + S1 S0 Q3+S1 S0 D2S3=F3= S1 S0 Q3+ S1 S0 Q2 + S1 S0 DSL

7、+S1 S0 D3根据电路可列出四个触发器输入S的表达式如下：双向移位寄存器74194功能表：输入 输出 时钟 复位 控制 串入 并入 CP Cr S1S0 DSL DSR D0D1D2D3 Q0Q1Q2Q3 功能 X 0 X X X X X X X X 0 0 0 0 清零 1 1 1 X X D0D1D2D3 D0D1D2D3 置数 1 1 0 D X X X X X Q1Q2Q3 D 左移 1 0 1 X D X X X X D Q0Q1Q2 右移 1 0 0 X X X X X X Q0Q1Q2Q3 保持 双向移位寄存器74194功能扩展用2片74194扩展成的一个8位双向移位寄存器：

8、74194（1）CP74194（2）CPDCPQ0Q1Q2Q3Q0Q1Q2Q3Q4Q5Q6Q7Q4Q5Q6Q7CrSRDSRDSRDSLDSLDSLS0S1S0S1S0S1D0D1D2D3D0D1D2D3D0D1D2D3D4D5D6D7CrCr返回返回3. 移位寄存器应用实例o实例1并行串行数据转换o实例2串行并行数据转换o实例3构成扭环计数器o实例4构成脉冲分配器o实例5构成串行加法器返回返回实例1并行串行数据转换74194(1)CP74194(2)CP10D DDDDDCP123 4 56&11启动串行输出CrCrCrQ0Q1Q2Q3Q0Q1Q2Q3Q0Q1Q2Q3Q4Q5Q6Q7

9、DSRDSLS1S0D0D1D2D3DSRDSLS1S0D0D1D2D3D0实例实例2串行并行数据转换寄存器寄存器1CP111 1 101寄存器寄存器1 174194(1)CPCrQ0Q1Q2Q3DSRDSLS1S0D0D1D2D374194(2)CPCrQ4Q5Q6Q7DSRDSLS1S0D4D5D6D7Cr串行输入串行输入实例实例3构成扭环计数器QAQBQCQDQEQFQGQHABCP11&174164CPf1f2f3CrCr扭环计数器状态表扭环计数器状态表时钟 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QH 0 0 0 0 0 0 0 0 1 1

10、 1 1 1 1 1 1 QG 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 QF 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 QE 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 QD 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 QC 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 QB 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 QA 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 f1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 f2 0 0

11、0 0 0 0 0 0 0 0 0 1 0 0 0 0 f3 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 实例实例4构成脉冲分配器CD4015功能表CP D Cr Q0 Q1 Q2 Q3 X X 1 0 0 0 0 0,1, X 0 Q0n Q1n Q2n Q3n d 0 d Q0n Q1n Q2n CD4015构成脉冲分配器C PQ0Q1Q2Q3CPQ0Q1Q2Q3C PQ0Q1Q2Q3CPQ0Q1Q2Q31CD4015CPDCrQ0 Q1 Q2 Q3Q0Q1Q2Q3Cr&C D4015C PDC rQ0 Q1 Q2 Q3Q0Q1Q2Q3Cr实例实例5构成串行加法

12、器DCPQ全加器n位移位寄存器(1)n位移位寄存器(2)n位移位寄存器(3)nnnXYZLDCrCxyi-1iiCisiCrCp6.5.2 计数器计数器返回返回计数器分类计数器分类一位计数器一位计数器二进制计数器二进制计数器十进制计数器十进制计数器集成计数器集成计数器计数器应用计数器应用1. 计数器分类 计数器的基本功能是记录某些输入信号的次数按时序：同步计数器-时钟信号到来时触发器状态同时翻转。 异步计数器-触发器状态不同时翻转。计数器种类很多，可分为如下几类：按计数数值增减：加计数器-随计数脉冲做递加计数。 减计数器-随计数脉冲做递减计数。可逆计数器按数字的编码方式：二进制码计数器 BCD

13、码(二-十进制)计数器按计数容量(模)： 十二进制计数器 六十进制计数器 2. 1位计数器用JK触发器组成的一位计数器：J=K=1用D触发器组成的一位计数器：D=QDCPQQ输出借位进位JKCPQQ输出1借位进位1位计数器分析 按照二进制加法规则，如果触发器状态已经为1，则再有时钟信号到来时，状态应回0，并向高位送出进位信号（以使下一个触发器状态翻转）。所以，由上升沿触发的触发器构成一位计数器其进位信号是 Q，而由下降沿触发的触发器构成一位计数器其进位信号是Q。 同理可标出借位信号。返回返回3. 二进制计数器o异步二进制计数器o同步二进制计数器返回返回(1) 异步二进制计数器 同理，对于上述D

14、触发器，如果把 Q 作为下一个触发器的时钟信号，构成减计数器；把 Q 作为下一个触发器的时钟信号，构成加计数器。 如果把上述JK触发器的输入J和K都接高电位，可构成一位计数器，并且Q是进位输出， Q 是借位输出。如果把 Q 作为下一个触发器的时钟信号，则可构成多位二进制加计数器，如果把 Q 作为下一个触发器的时钟信号，则可构成多位二进制减计数器。 一个触发器可作为一位二进制计数器，则适当连接N个触发器可构成N位二进制计数器。用JK触发器组成的异步二进制加计数器 电路中，每一个JK触发器都接成一位计数器，低位触发器的输出Q作为下一个触发器的时钟信号（下降沿触发）。CP0=CPCP1=Q0CP2=

15、Q1CP3=Q2 J0=K0=1J1=K1=1J2=K2=1J3=K3=1Q3Q2Q1Q0：计数输出Q3 ： 进位输出Rd ： 异步复位1111CP进位Q3Q3Q3J3K3CP3Q2Q2Q2J2K2CP2Q1Q1Q1J1K1CP1Q0Q0Q0J0K0CP0Rd四位二进制加计数器状态转换表状态转换表：CP 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 0 1 1 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 Q0 0

16、 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 四位二进制加计数器时序图Q0的周期是CP的2倍，Q0叫2分频输出端。Q1的周期是CP的4倍，Q1叫4分频输出端。Q2的周期是CP的8倍，Q2叫8分频输出端。Q3的周期是CP的16倍，Q3叫16分频输出端。CPQ3Q2Q1Q0由JK触发器组成的二进制减计数器1111QCP借位3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0J3K3CP3J2K2CP2J1K1CP1J0K0CP0Rd进位状态转换表：CP 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q3 1 1 1 1 1 1 0 1 0 0 0 0 0 0

17、 0 0 Q2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Q1 1 1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 Q0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 D触发器组成的异步二进制计数器由D触发器组成的减计数器：CP进位Q3Q2Q1Q0Q3Q3D3Q2Q2D2Q1Q1D1Q0Q0D0由D触发器组成的加计数器：CP借位Q3Q3Q3D3Q2Q2Q2D2Q1Q1Q1D1Q0Q0Q0D0(2) 同步二进制加计数器原理 如果用T触发器构成同步计数器，则第i位触发器的输入T表达式应为：Ti=Qi-1Qi-2 Q1Q0 i=1，2， n-1而最

18、低位每计入一个脉冲状态翻转一次。所以一个同步4位二进制加计数器每个T触发器的输入表达式为：T0=1即J0=K0=1T1=Q0 即J1=K1=Q0T2=Q1Q0 即J2=K2= Q1Q0 T3=Q2Q1Q0即J3=K3=Q2Q1Q0 在n位二进制加法中，如果第i位以前各位都为1，则低位再计入1（有脉冲到来）时，第I位状态翻转。同步二进制加计数器原理图时钟信号到来时，Q3 Q2 Q1 Q0 随T3 T2 T1 T0 翻转。QQQ2QQJKQJKKJQCPKJQ&C1001233100112233&同步二进制加计数器状态转换表计 数 顺 序 Q3 Q2 Q1 Q0 T3 T2 T1

19、T0 0 0000 0001 1 0001 0011 2 0010 0001 3 0011 0111 4 0100 0001 5 0101 0011 6 0110 0001 7 0111 1111 8 1000 0001 9 1001 0011 10 1010 0001 11 1011 0111 12 1100 0001 13 1101 0011 14 1110 0001 15 1111 1111 同步二进制减计数器原理 在n位二进制减法中，如果第i位以前各位都为0，则低位再计入1（有脉冲到来）时，第i位状态翻转。 如果用T触发器构成同步计数器，则第i位触发器的输入T表达式应为： Ti=Qi-

20、1Qi-2 Q1 Q0 i=1，2， n-1最低位每计入一个脉冲状态翻转一次。所以一个4位二进制减计数器每个T触发器的输入表达式为： T0=1 即J0=K0=1T1= Q0 即J1=K1= Q0T2= Q1Q0 即J2=K2= Q1 Q0 T3= Q2Q1Q0 即J3=K3=Q2 Q1 Q0同步二进制减计数器原理电路：时钟信号到来时，Q3 Q2 Q1 Q0 随T3 T2 T1 T0 翻转。QQQ2QQJKQJKKJQCPKJQ&C1001233100112233& 4. 同步十进制加计数器原理原理电路QQQ2QKFJQCPC10031&1KFJQ0KFJQ0KFJQ0电

21、路驱动方程：J0=K0=1J1=K1= Q0 Q3J2=K2=Q0Q1J3=K3=Q0Q1Q2+Q0Q3状态方程：Q0n+1= Q0Q1n+1 = Q0 Q3 Q1 + Q0Q3Q1Q2n+1 = Q0Q1 Q2 + Q0Q1Q2Q3n+1 = (Q0Q1Q2 + Q0Q3)Q3+(Q0Q1Q2+Q0Q3)Q3CP Q3Q2Q1Q0 数 CP Q3Q2Q1Q0 数 0 0000 0 0 1010 10 1 0001 1 1 1011 11 2 0010 2 2 0110 6 3 0011 3 0 1100 12 4 0100 4 1 1101 13 5 0101 5 2 0100 4 6 01

22、10 6 0 1110 14 7 0111 7 1 1111 15 8 1000 8 2 0010 2 9 1001 9 10 0000 0 同步十进制加计数器状态转换表 同步十进制减计数器J0=K0=1J1 = K1 = Q0 ( Q1 Q2Q3)J2= K2= Q0 Q1 (Q1 Q2Q3)J3= K3 = Q0 Q1 Q2QQQ2QQJKQJKKJQCPKJQ&C1001233100112233&5. 集成计数器 集成异步十进制计数器7490 集成同步二进制加计数器74161 同步二进制加/减计数器74191 双时钟同步二进制可逆计数器74193(1) 集成异步十进制计数

23、器7490以CPa为计数脉冲，Q0为输出，得到一位二进制计数器；以CPb为计数脉冲，Q3Q2Q1为输出，得到5进制计数器，计数状态为（Q3Q2Q1）：000 001 010 011 100JKCPQQJKCPQQJKCPQQJKQQ&SSCPCP12ab0000111122222103333QQQQ0123SdRdCP3&RR127490的两种接法CP0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 C

24、Pb与Q0相连构成8421BCD码CP1 Q0 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 CPa与Q3相连构成5421BCD码 (2)集成同步二进制加计数器74161Q3 Q2Q1 Q0 ：计数输出C：进位输出LD：置数信号（同步）D3 D2D1 D0 ：置数输入Rd：异步复位信号S1S2：功能选择信号CP：计数脉冲输入端符号：CP74161LDCQ0Q1Q2Q3Q0Q1Q2Q3CD0D1D2D3RdS1S2功能表：（7

25、4160功能表与此相同）CP Rd S1 S2 LD 功功能能 C X 0 X X X 清零 0 X 1 0 1 1 保持 保持 X 1 X 0 1 保持 0 1 1 1 0 置数 1 1 1 1 计数 74161时序图LDCPC11001100101101111111000010000100清零置数计数保持S1S0Q0Q1Q2Q3D0D1D2D3Rd同步计数器扩展D DCP74161(1)Q QQ QLDD DC01230123CP74161(2)LDCCP74161(3)LDCCPLDS S R12dD DQ QQ QD D01230123S S R12dD DQ QQ QD D01230

26、123S S R12dRd (3) 同步二进制加/减计数器74191单时钟同步二进制加/减计数器74191：D0D1D2D3：并行数据输入；Q0Q1Q2Q3：计数输出；D/U：加/减控制信号(down/up) ；LD：置数信号（异步）；EN：计数使能信号；RCO：行波时钟输出。加计数值最 大(1111)或减计数值最小(0000)时 输出低电位，否则输出高电位；MAX/MIN：加计数值最大(1111)或 减计数值最小(0000)时输出高电位，否则输出低电位。CP74191/MIND/ULDENRCOMAXQ0Q1Q2Q3Q0Q1Q2Q3D0D1D2D3CPLDEND/U功能100加计数101减计

27、数X0XX置数X11X保持74191时序图10110111111100001000010001001000000011110111101100111101END/UMAX/MINRCO置数加计数禁止减计数CPLDQ0Q1Q2Q3D0D1D2D374191扩展成8位可逆计数器D DD/UE NC P74191QQQ QD DR C OL D01230123D DD/UE NC P74191QQQ QD DR C OL D01230123C PD/UE NL D异步扩展CPD/UENLDD DD/U ENCP74191Q Q Q QD DRCOLD01230123D DD/U ENCP74191Q

28、 Q Q QD DRCOLD01230123同步扩展74191扩展成8位加-减-加计数器CPENLDCPDQQD DD/U ENCP74191Q Q Q QD DRCOLD01230123D DD/U ENCP74191Q Q Q QD DRCOLD01230123(4)双时钟同步二进制可逆计数器74193CP+：加计数时钟CP-：减计数时钟Rd：复位，高有效（异步）OC：进位输出OB：借位输出LD：置数信号D0D1D2D3：并行输入数据Q0Q1Q2Q3：输出CP+ CP- Rd LD 功 能 1 0 1 加 计 数 1 0 1 减 计 数 X X 1 X 复 位 X X 0 0 置 数 符号

29、：74193LDQ0Q1Q2Q3OCOBCP+CP-RdD0D1D2D374193时序图LD11101110111100001000010011000100清零 置数1000000011110111减计数Q0Q1Q2Q3D0D1D2D3OCRdCP+CP-加计数OB可逆计数器193异步扩展74193(1)LD74193(2)LD进位输出借位输出CP+CP-CP+CP-RdRdQ0Q1Q2Q3D0D1D2D3D0D1D2D3Q0Q1Q2Q3OCOBOCOB74193(3)LDCP+CP-RdD0D1D2D3Q0Q1Q2Q3OCOBQ0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11LDRdD0D

30、1D2D3D4D5D6D7D8D9D10D111111074193(1)LDCP+CP-RdQ0Q1Q2Q3D0D1D2D3OCOB74193(2)LDCP+CP-RdQ0Q1Q2Q3D0D1D2D3OCOB1174193(3)LDCP+CP-RdQ0Q1Q2Q3D0D1D2D3OCOB11Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11D0D1D2D3D4D5D6D7D8D9D10D11LDRdCP+CP-6.5.3 任意进制的计数器 如果已有N进制计数器，要得到一个M进制计数器，只要NM，令N进制计数器在计数过程中，计满M个状态后，跳过剩余N-M个状态，即可得到M进制计数器。 实现状态

31、跳跃的方法一般有两种：复位法和置数（位）法。 从降低成本考虑，集成电路的成本必须有足够大的批量。目前生产销售的定型集成电路中，仅有应用最多的4位二进制、十进制、八位二进制等几种计数器。在需要其他进制计数器时，只能用现有的计数器产品经过外电路连接得到。复位法-利用计数器的复位端实现异步复位法原理： 设原有的计数器是N进制的，共有S0SN-1个状态。从S0开始计数，接收M个计数脉冲后进入SM状态。如果这时候利用SM状态产生一个复位信号将计数器复位（置成S0状态），即可跳过N-M个不需要的状态。 由于这时的计数器在SM状态上停留时间非常短，可把SM看成是暂态，其稳定的状态只有S0SM-1共M个。所以

32、是一个M进制计数器。复位法原理图S0S1S2S3SM-1SMSN-2SN-1同步复位暂态暂态异步复位置数法-利用计数器的置数端实现置数法与复位法不同，它是利用给计数器重复置入某个数值的方法跳过（N-M）个不需要的状态，从而获得M进制计数器的。置数操作可在任何状态下进行。S0S1S2S3SM-1SMSN-2SN-1同步置数暂态异步置数 例例1 用用74LVC161构成九进制加计数器。构成九进制加计数器。(1) 反馈清零法反馈清零法 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 & CP 74LVC161 1 1 1 0010 0110 0000

33、0101 0100 0011 0001 1000 0111 1001 Q3Q2Q1Q0 (2) 反馈置数法反馈置数法 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 0010 0110 0000 0101 0100 0011 0001 1000 0111 Q3Q2Q1Q0 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 1 1 1 （1 1）工作原理）工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q

34、1 Q0 DSO FF0 FF1 FF2 FF3 置初态置初态Q3Q2Q1Q0=0001， 基本环形计数器基本环形计数器 0001 0010 0100 1000 Q3Q2Q1Q0 状态图状态图3. 3. 环形计数器环形计数器第一个第一个CP:Q3Q2Q1Q0=0010， 第二个第二个CP:Q3Q2Q1Q0=0100， 第三个第三个CP:Q3Q2Q1Q0=1000， 第四个第四个CP:Q3Q2Q1Q0=0001， 第五个第五个CP:Q3Q2Q1Q0=0010， 1D Q0 CP 1D 1D 1D Q1 Q2 Q3 1D Q4 & a a、电路、电路 扭环形计数器扭环形计数器b b、状态表

35、、状态表状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000c c、状态图、状态图 00000 00001 000111 00111 10000 01111 11111 11000 11110 11100 Q4Q3Q2Q1Q0 置初态置初态Q3Q2Q1Q0=0001， 实例27490构成6进制计数器0000000100100101011010001001复位001101000111 根据复位法，利用0110状态产生复位信号R1，R2，使状态返回到0000。7490CP6进制进制Q0Q1Q2Q3Q0Q

36、1Q2Q3CP1CP0R1R2S1S2实例37490构成100进制计数器Q3Q2Q1Q0：个位数的8421BCD码Q7Q6Q5Q4：十位数的8421BCD码个位数每计满10个脉冲，Q3输出一个下降沿，使T4290（2）CP0有效，Q7Q6Q5Q4加1。Q7Q6Q5Q4计满10个脉冲，整个计数器回零，并从Q7端输出一个下降沿，可作为进位输出。7490(1)7490(2)计数输入Q0Q1Q2Q3Q4Q5Q6Q7CP1CP0R1R2S1S2R1R2S1S2CP1CP0R1R2S1S2Q0Q1Q2Q3Q0Q1Q2Q3进位实例47490构成60进制计数器先用7490构成100进制计数器，在100进制计数

37、器的基础上用异步复位法实现60进制。如图所示，计数到60时R1、R2有效（高电位），使两片7490都复位。 计数器的稳定状态为：059，共60个。计数输入07490(1)Q0Q1Q2Q3CP1CP0R1R2S1S2Q0Q1Q2Q37490(2)Q0Q1Q2Q3CP1CP0R1R2S1S2Q0Q1Q2Q3实例5试用74191(功能表P53)设计一12进制计数器，其计数顺序为： 1111，1110， 0101，0100CP74191/MIND/ULDENRCOMAXQ0Q1Q2Q3Q0Q1Q2Q3D0D1D2D3CPLDEND/U功能100加计数101减计数X0XX置数X11X保持单时钟同步二进制加/减计数器74191：74191构成12进制计数器D=1：减计数。计数器进入0011时使LD有效，立刻把1111置入计数器中，0011是暂态，稳定状态为1111，1110， 0101，0100。CP01&END/UCPLD74191Q0Q1Q2Q3D0D1D2D3Q0Q1Q2Q3返回返回END/UCPLD74191CP011Q0Q1Q2Q3D0D1D2D3Q0Q1Q2Q36.5.4 时序电路综合应用o应用实例1生