基于EDA的交通灯控制系统设计_第1页
基于EDA的交通灯控制系统设计_第2页
基于EDA的交通灯控制系统设计_第3页
基于EDA的交通灯控制系统设计_第4页
基于EDA的交通灯控制系统设计_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、2021级学生EDA课程设计 EDA课程设计报告书课题名称 基于EDA的交通灯控制系统设计姓 名陈 勇学 号 0812201-08 院 系物理与电信工程系专 业电子信息工程指导教师田旺兰 讲师2011年 6月10日 一、设计任务及要求:设计任务: 设计一个具有四种信号灯的交通灯控制器。要 求: 1由一条主干道和一条支干道集合成十字路口,在每个入口处设置红、绿、黄、左拐允许四盏信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮那么给行驶中的车辆有时间停在禁行线外,左拐灯亮允许车辆向左拐弯。2信号灯变换次序为:主支干道交替允许通行,主干道每次放行40秒,亮5秒红灯让行驶中的车辆有时间停到禁行线外,左拐

2、放行15秒,亮5秒红灯;支干道放行30秒,亮5秒黄灯,左拐放行15秒,亮5秒红灯。各计时电路为倒计时显示。指导教师签名: 2021 年 月 日 二、指导教师评语:指导教师签名: 2021 年 月 日 三、成绩验收盖章 2021 年 月 日 基于EDA的交通灯控制系统设计1 设计目的1掌握十字路口交通灯控制的设计原理,并能够运用VHDL编程语言编写出实验程序,进一步对所学的EDA知识进行掌握与实际应用。2学会在quartusII软件环境中仿真,熟悉软件的根本操作和运行环境。3锻炼自己获取信息的能力,以及能够独立自主的思考和解决问题的能力。2设计的主要内容和要求设计一个基于EDA的交通灯控制系统,

3、所要设计的交通信号灯控制电路要能够适用于由一条主干道和一条支干道的集合点形成的十字交叉路口。能够做到主、支干道的红绿灯闪亮的时间不完全相同,在绿灯跳变红灯的过程中能够用黄灯进行过渡,使得行驶过程中的车辆有足够的时间停下来。还要求在主、支干道各设立一组计时显示器,能够显示相应的红、黄、绿倒计时。可以利用VHDL语言合理设计系统功能,使红黄绿灯的转换有一个准确的时间间隔和转换顺序。3 整体设计方案根据设计要求和系统所具有功能,并参考相关的文献资料,经行方案设计,画出如下所示的十字路口交通灯控制器系统框图,及为设计的总体方案,框图如图3.1所示。并且可以得出系统的状态图如图3.2所示,其中:S0:支

4、干道没有车辆行驶,支干道绿灯,支干道红灯S1:支干道有车辆行驶,支干道绿灯,支干道红灯S2:主干道黄灯,支干道绿灯S3:主干道红灯,支干道绿灯S4:主干道红灯,支干道黄灯CLK时钟分频模块交通灯控制及计时模块扫描显示模块LED显示数码管位码数码管段码图3.1 整体设计方框图 图3.2 系统状态图4 硬件电路的设计4.1 顶层文件原理图 根据以上设计思路,可以得到如下的顶层文件原理图如4.1所示,具体实物模块如图4.2所示。 图分频器模块4.2时钟分频器模块设计分频器实现的是将高频时钟信号转换成低频时钟信号,用于触发控制器、计数器和扫描显示电路。系统的动态扫描需要1HZ的脉冲,而系统时钟计时模块

5、需要1HZ的脉冲。分频模块主要为系统提供所需的时钟计时脉冲。该模块将1kHZ的脉冲信号进行分频,产生1S的方波,作为系统时钟计时信号。具体实物模块如图4.3所示。4.3控制及计时模块设计控制模块根据外部输入信号和计时模块产生的输出信号,产生系统的状态机,控制其他局部协调工作。计时模块用来设定主干道和支干道计时器的初值,并为扫描显示译码模块提供倒计时时间。控制及计时模块采用状态机进行设计,可以定义出5种状态,分别为S0:主干道绿灯,支干道红灯且没有车辆行驶;S1:主干道绿灯,支干道红灯或支干道有车辆驶入;S2:主干道黄灯,支干道红灯;S3:主干道红灯,支干道绿灯;S4:主干道红灯,支干道黄灯。利

6、用CASE语句定义状态的转换方式及时间的变换方式,到达主干道绿灯亮45秒,支干道绿灯亮25秒,黄灯亮5秒的设计要求。具体实物模块如图4.4所示,其中:CAR为支干道车辆检测开关在支干道有车的情况下,模块可以进行减计时CLK1S为1S的时钟脉冲TIME1H、TIME1L、TIME2H、TIME2L分别为主干道时钟高位、主干道时钟低位、支干道时钟高位、支干道时钟低位LED为LED灯发光情况,分别为主干道绿灯、主干道黄灯、主干道红灯、支干道绿灯、主干道黄灯、主干道红灯 Count的总的系统时间,用来改变系统的状态4.4 译码显示电路设计根据状态控制器所控制的状态和计数器的计时时间,选择当前状态下的根

7、据状态控制器所控制的状态和计数器的计时时间,选择当前状态下的采用动态扫描显示。具体实物模块如图4.5所示。 译码显示电路模块4.5 顶层文件的编写将以上各个单元模块仿真成功后,再进行顶层文件的编写。将各个单元模块的变量赋值给顶层文件,从而将各个单元模块连接起来,统一调配。得到顶层文件的实体模块如图4.2所示。其中:CLK为1KHZ系统时钟脉冲CAR为支干道车辆行驶情况,高电平为有车行驶,低电平为无车行驶LED为交通灯发光情况SEL为数码管位码扫描SEG为数码管段码5 软件设计5.1 时钟分频模块:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE

8、.STD_LOGIC_UNSIGNED.ALL;ENTITY fp ISPORT(clk:IN STD_LOGIC; CLK1S:OUT STD_LOGIC);END fp;ARCHITECTURE one OF fp ISSIGNAL N: STD_LOGIC_VECTOR(9 DOWNTO 0);BEGINPROCESS(clk)BEGIN IF clk'EVENT AND clk='1' THEN N<=N+1;END IF;END PROCESS;CLK1S<=N(9);END one;5.2 交通灯控制及计时模块:LIBRARY IEEE;USE

9、IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY kz ISPORT(CLK1S,car:IN STD_LOGIC;-1S脉冲,支干道车辆检测TIME1H,TIME1L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);-支干道计时TIME2H,TIME2L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);-支干道计时count:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); -系统总计时led:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); -

10、交通灯显示END KZ;ARCHITECTURE one OF kz ISTYPE states IS (s0,s1,s2,s3,s4,s5); -状态初始化SIGNAL current_state,next_state :states;SIGNAL c:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINREG:PROCESS(CLK1S,car,current_state,c)BEGINIF car ='0'THEN current_state <= s0;c<="0000000"ELSEIF CLK1S'EVENT

11、AND CLK1S ='1' THEN -支干道有车开始计数c <=c+1;current_state <=next_state;END IF;END IF;CASE current_state IS -状态转换WHEN s0 => LED <="100001" -支干道无车不减计时TIME1H<="0100"TIME1L<="0101"TIME2H<="0101"TIME2L<="0000"IF car = '1'

12、 THEN next_state <= s1;ELSE next_state <= s0;END IF;WHEN s1 => LED <="100001" -主干道绿灯,支干道红灯IF c="0101100" THEN next_state <= s2;ELSE next_state <= s1;END IF;WHEN s2 => LED <="010001" -主干道黄灯,支干道红灯IF c="0110001" THEN next_state <= s3;EL

13、SE next_state <=s2;END IF;WHEN s3 => LED <="001100" -主干道红灯,支干道绿灯IF c="1001010" THEN next_state <= s4;ELSE next_state <= s3;END IF;WHEN s4 => LED <="001010" -支干道黄灯,主干道红灯IF c="0110001" THEN next_state <= s5;ELSE next_state <=s4;END IF;

14、WHEN OTHERS => LED <="100001" next_state <= s0;END CASE;IF c="0101101" THEN TIME1H<="0000"TIME1L<="0101" -系统时间为45,主干道黄灯计时5秒END IF;IFc="0110010" THENTIME1H<="0011"TIME1L<="0000"TIME2H<="0010"TIME2L

15、<="0101"-系统时间为50,主干道计时30秒,支干道计时25秒END IF;IF c="1001011" THEN TIME2H<="0000"TIME2L<="0101"-系统时间为75,支干道黄灯计时5秒END IF;IFc="1010000"THENTIME1H<="0100"TIME1L<="0000"TIME2H<="0101"TIME2L<="0101"-系

16、统时间为80,主干道计时45秒,支干道计时50秒END IF;IF c="1010000" THEN c<="0000000" -系统时间清零END IF;END PROCESS REG;count <=c;END one;5.3 扫描显示译码器:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY xs ISPORT(clk,CLK1S,car:IN STD_LOGIC; TIM

17、E1H,TIME1L:IN STD_LOGIC_VECTOR(3 DOWNTO 0); -主干道置数 TIME2H,TIME2L:IN STD_LOGIC_VECTOR(3 DOWNTO 0); -支干道置数 count:IN STD_LOGIC_VECTOR(6 DOWNTO 0); -计数信号 sel:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); -数码管位码 seg:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); -数码管段码END xs;ARCHITECTURE one OF xs ISSIGNAL num:STD_LOGIC_VECTOR(3

18、 DOWNTO 0);SIGNAL numsel:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL numseg:STD_LOGIC_VECTOR(6 DOWNTO 0);SIGNAL Q1,Q2,Q3,Q4:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINSM:PROCESS (clk,num,numsel) -扫描BEGINIF clk'EVENT AND clK='1' THEN numsel<=numsel+1;IF numsel="011" THEN numsel<="000&

19、quot;END IF;END IF;END PROCESS SM;WX:PROCESS (numsel,Q1,Q2,Q3,Q4) -位选BEGINCASE numsel ISWHEN"011" =>num<=Q4;WHEN"010" =>num<=Q3;WHEN"001" =>num<=Q2;WHEN"000" =>num<=Q1;WHEN OTHERS =>NULL;END CASE;END PROCESS WX;ZS:PROCESS(CLK1S,car,Q

20、1,Q2,Q3,Q4,num,TIME1H,TIME1L,TIME2H,TIME2L)-数码管置数BEGINIF car ='1' THENIF CLK1S'EVENT AND CLK1S='1' THENIF Q2>"0000" THEN Q2<=Q2-1;ELSEIF Q1>"0000" THEN Q1<=Q1-1;Q2<="1001" -减计时END IF;END IF;IF Q4>"0000" THEN Q4<=Q4-1;EL

21、SEIF Q3>"0000" THEN Q3<=Q3-1;Q4<="1001"END IF;END IF;END IF;IF Q1="0000" AND Q2="0000" THEN Q1<=TIME1H;Q2<=TIME1L;END IF;IF Q3="0000" AND Q4="0000" THEN Q3<=TIME2H;Q4<=TIME2L;END IF;ELSE Q1<=TIME1H;Q2<=TIME1L; -支路

22、无车辆不减计时 Q3<=TIME2H;Q4<=TIME2L;END IF;END PROCESS ZS;YM:PROCESS (num,numseg)BEGINCASE num ISWHEN "0000"=>numseg<="1111110"WHEN "0001"=>numseg<="0110000"WHEN "0010"=>numseg<="1101101"WHEN "0011"=>numseg<

23、;="1111001"WHEN "0100"=>numseg<="0110011"WHEN "0101"=>numseg<="1011011"WHEN "0110"=>numseg<="1011111"WHEN "0111"=>numseg<="1110000"WHEN "1000"=>numseg<="1111111"

24、;WHEN "1001"=>numseg<="1111011"WHEN OTHERS=>NULL;END CASE;END PROCESS YM;sel<=numsel;seg<=numseg;END one;5.4 顶层文件:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY jtd ISPORT (clk:IN STD_LOGIC; -动态扫描时钟 car:

25、IN STD_LOGIC; -支路车辆传感信号 led:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); -交通灯信号 sel:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); -数码管位码 seg:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); -数码管段码END jtd;ARCHITECTURE one OF jtd ISCOMPONENT fPPORT(clK:IN STD_LOGIC; CLK1S:OUT STD_LOGIC);END COMPONENT;COMPONENT kzPORT(CLK1S,car:IN STD_LOGI

26、C; TIME1H,TIME1L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); TIME2H,TIME2L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); count:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); led:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);END COMPONENT;COMPONENT xsPORT(clK,CLK1S,car:IN STD_LOGIC; TIME1H,TIME1L:IN STD_LOGIC_VECTOR(3 DOWNTO 0); TIME2H,TIME2L:IN S

27、TD_LOGIC_VECTOR(3 DOWNTO 0); count:IN STD_LOGIC_VECTOR(6 DOWNTO 0); sel:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); seg:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END COMPONENT;SIGNAL CLK1S:STD_LOGIC;SIGNAL count:STD_LOGIC_VECTOR(6 DOWNTO 0);SIGNAL TIME1H,TIME1L,TIME2H,TIME2L:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINU1:fp POR

28、T MAP(CLK=>clk,CLK1S=>CLK1S);U2:kzPORTMAP(CLK1S=>CLK1S,car=>car,count=>count,led=>led,TIME1H=>TIME1H,TIME1L=>TIME1L,TIME2H=>TIME2H,TIME2L=>TIME2L);U3:xsPORTMAP(clk=>clk,CLK1S=>CLK1S,car=>car,count=>count,sel=>sel,seg=>seg,TIME1H=>TIME1H,TIME1L=>TIME1L,TIME2H=>TIME2H,TIME2L=>TIME2L);END;6 系

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论