微机原理第二章CPUdsh

1、 一、一、80486的内部结构的内部结构 内部结构 （1）总线接口单元 （2）指令预取单元 （3）指令译码单元 （4）指令执行单元 （5）段管理单元 （6）页管理单元 （7）高速缓存单元 （8）浮点运算单元 预取单元 32字节 代码队列 2*16字节 ALU 浮点运算单元 （ F P U ） 浮点运算单元 （ F P U ）段管理单元 描述符 寄存器 双界/属性 PLA 控制 单元 控制 ROM 页管理 单元 TLB （32项） 高速缓存器管理单元 8K字节高速缓存器 指令 译码器 地址驱动器 写缓存器 4* 80 数据总线 收/发器 总线控制 请求序列 发生器成组总线控制 高速缓存器 控制奇

2、偶生成控制总线大小控制寄存器文件桶形移位器代码流偏移量总线64位内部数据总线32位数据总线线性地址总线PCD2DWT201283224 指令总线总线接口单元 1、 总线接口部件：管理地址、数据和控制总线，完成指 令预取、读/写数据等总线操作。2、指令预取部件：含有32字节的指令预取队列，可通过总线接口部件从M中读取指令放入指令队列。3、指令译码部件：从指令预取队列中读取指令并译码。4、指令执行部件：由ALU、通用R、桶形移位R等组成，完成各种逻辑/算朮运算。5、段管理部件： 对M进行分段管理，将逻辑地址转换为32位线性地址。6、页管理部件： 对M进行分页管理，将线性地址变换为M的32位物理地址

3、。7、高速缓冲部件：可加速指令和数据的访问。8、浮点运算部件：简称FPU，专门用于浮点运算。 二 内部寄存器 1基本寄存器 （1） 通用寄存器 （2） 指令指针寄存器 （3） 标志寄存器 （4） 段寄存器 2系统级寄存器 （1） 控制寄存器 （2） 系统地址寄存器 3调试和测试寄存器 4浮点寄存器1 基本寄存器 31 16 15 8 7 0EAXAHALAXEBXBHBLBXECXCHCLCXEDXDHDLDXESIEDIEBPESP通 用 寄 存 器EAX/AX：累加器，用于乘法、除法和I/O操作。EBX/BX：基址R，用于基址寻址和查表转换。ECX/CX：用于循环计数和串操作的计数。EDX

4、/DX：用于乘法、除法和间接I/O寻址。ESI/SI：变址R，用于变址寻址和串操作（源串偏移地址）。EDI/DI：变址R，用于变址寻址和串运算（目标串偏移地址 ）。ESP/SP：堆栈指针R，用于堆栈操作，作栈顶的指针。EBP/BP：基址R，用于基址寻址。（访问堆栈段 31 16 15 0 EFLAGS FLAGS 标志寄存器EIP IP指令指针寄存器 段寄存器 15 0 63 0CSSSDSESFSGS 选择器 描述符高速缓冲器31 19 18 17 16 15 14 1312 11 10 9 8 7 6 5 4 3 2 1 0AC VM RF NT IOPLOF DF IF TF SF ZF

5、 AF PF CF FLAGSEFLAGS CF：进位标志 IOPL：I/O特权级标志 PF：奇偶标志 NT：任务嵌套标志 AF：辅助进位标志 RF：恢复标志 ZF：零标志 VM：虚拟8086模式标志 SF：符号标志 AC：对准检查标志 OF：溢出标志 TF：单步标志 IF：中断标志 DF：方向标志 2系统级寄存器 31 30 29 28 19 18 16 5 4 3 2 1 0CR0 PG CD NW保留AM WP 保留NE ET TS EM MP PECR1保留CR2 页 FAULT 线 性 地 址CR3页目录基址寄存器保留 PCD PWT控 制 寄 存 器 CR0：存放整个系统的控制标志

6、 CR1：为其它产品保留，未用 CR2：保存页故障32位线性地址 CR3：保存当前任务的总目录在内存的基地址 32位基地址 16位界限 GDTR IDTR 16位选择符 32位基地址 16位界限 16位其它属性LDTR TRGDTR：全局描述符表寄存器，保存全局描述符表GDT的起始地址 和大小IDTR：中断描述符表寄存器，保存中断描述符表基地址和16位界限LDTR：局部描述符表寄存器，保存局部描述符表LDT的起始地址 和大小 TR： 任务寄存器，提供任务状态段TSS在内存中的位置3 调试和测试寄存器DR0线性断点地址0TR3Cache测试控制DR1线性断点地址0TR4 Cache测试数据DR2

7、线性断点地址0TR5 Cache测试状态DR3线性断点地址0TR6TLB测试控制DR4 留用TR7TLB测试状态DR5 留用 测试寄存器DR6 断点状态DR7 断点状态 调试寄存器80486提供8个32位的可编程寄存器DR0DR7支持调试功能，定义5个32位测试寄存器TR3TR7增强系统的可测性。 4 浮点寄存器：80486的FPU中包含13个浮点寄存器，其中R0R7共8个80位寄存器用作堆栈，16位的标志寄存器用来记录每个数据寄存器的内容，16位控制寄存器完成浮点运算中的精度控制、舍入控制等，16位状态寄存器反映运算中FPU的状态，二个48位的指令和数据指针寄存器提供对程序异常处理的支持。三

8、、存储器 存储器用于存储程序和数据。 存储器存储信息的基本单位是一个二进制位，称为bit。 8位（bit）组成一个字节（byte），构成一个存储单元。 IBMPC的字长16位，由二个字节组成；80486微机的 字长32位，由四个字节组成。 存储器的容量：存储器含有存储单元的数量。是衡量计算机性能的重要指标。1 存储器的组织 70 80486在实地址方式下能访问1M00000H字节的存储空间，需要20位地址。00001H 每个存储单元都有一个地址，用00002H34H20位二进制数（5位16进制数）表00003H12H 示，从00000HFFFFFH。 每个存储单元存放一个字节的数据01234H

9、1EH例如：（00003H）= 12H01235H2FH 相邻两个存储单元可构成一个字， 在对准字时，用偶地址表示。FFFFEH例如：（00002）= 1234HFFFFFH 2 存储器的分段结构8086/8088CPU将1M字节的 64K代码存储空间分为若干段，每个CS 0155H段的容量= 64K。SS 1CD3H 64K堆栈每个段都是独立寻址的逻DS 2202H 64K数据辑单位，各逻辑段在存储器ES B005H中可以邻接、间隔、完全重 64K附加叠或部分重叠。任何时候，一个程序当前只能访问4个段：代码段、数据段、堆栈段和附加段。其起始地址由CS、DS、SS、ES四个段寄存器存放。 3逻

10、辑地址和物理地址 逻辑地址由段基址和偏移地址组成，它们都是16位无符号数， 8086CPU中，段基址来源于CS、DS、SS和ES，偏移地址来自 自SP、BP、SI、DI和IP。 物理地址是真正的存储单元的地址，物理地址可由计算得到。15 0如左图：将段基址左移4位加上偏移16位段基址 0000 地址形成物理地址。即 + 16位偏移地址 物理地址 = 段基址*16 + 偏移地址 20位物理地址 每个存储单元只有一个物理地址，但它可由不同的段基址和 偏移地址组成。四、堆栈 堆栈是一个特定的存储区，用于数据的暂存、断点和现场的保护。 堆栈的数据结构特点是：后进先出。 可以用段定义语句在存储器中定义一

11、个堆栈段，其容量最大为64K。堆栈段由SS给出段基址，SP给出偏移地址。堆栈指针SP总是指向当前栈顶的位置，当堆栈置空时，SP指向的位置称为栈底。 堆栈的操作有两个：进栈操作和弹出操作。 （1）进栈操作（PUSH）是将数据压入堆栈，进栈操作时，先将（SP） 2 SP，再将数据压栈。 （2）弹出操作（POP）是将数据从堆栈的顶部弹出，弹出操作时，先将数据出栈，再将（SP）+ 2 SP。 堆栈以字为单位进行操作。 第二节 80486CPU芯片的引脚信号D31-D0 A31-A2ADSBE0-BE3RDYM/IOINTRD/CRESETW/RNMILOCKAHOLDPLOCKEADSHOLDKENH

12、LDAFLUSHBOFFPWRBREQPCDBRDYEFRRBLASTIGNNEBS8-BS16A20MDP0-DP3CLKPCHK32位地址总线数据总线总线周期定义总线仲裁成组控制总线宽度控制奇偶校验总线控制中断/复位高速缓存无效高速缓存控制页面高速缓存控制数值错报告第20位地址屏蔽时钟1 地址总线A32-A2，BE0-BE3构成地址总线实模式下，A2-A19有效，寻址1MB；保护模式下，A2-A31有效，寻址4GB；I/O寻址时，使用A2-A15和BE信号，寻址64KB2 数据总线D31-D0组成32位双向数据总线经过数据总线可以传送字节、字、双字A0，A1和BS16、BS8共同产生BE0

13、-BE3字节允许输出信号BS16和BS8：总线宽度控制信号，有效时，只使16位或8位数据总线有效。BE：字节允许输出信号 A2-A31 BE0 BE1 BE2 BE3 D0-D31存储体2存储体3存储体4地址所存器数据收发驱动器存储体1A2-A31寻址到一个4字节的单元，BE0-BE3标识当前的操作涉及4个字节单元中的那些字节。BE对应相应的数据总线，只有BE信号有效，对应的数据总线才传送数据。字节允许 数据总线信号线BE0 D0-D7BE1 D8-D15BE2 D16-D24BE3 D25-D323 总线周期定义信号 M/IO 存储器/IO指示信号，输出 D/C 数据/控制指示信号，输出 W

14、/R 读/写信号，输出 LOCK 总线锁定信号，输出， 有效表明CPU需要独占总线。 PLOCK：伪封锁信号，输出， 有效表明其他设备封锁对总线 的访问M/IO D/C W/R 总线周期类型0 0 0 中断响应0 0 1 停机0 1 0 I/O数据读0 1 1 I/O数据写1 0 0 存储器代码读1 0 1 保留1 1 0 存储器数据读1 1 1 存储器数据写4、总线仲裁 HOLD 总线保持请求，输入 HLDA 总线保持应答，输出 BOFF 总线占用，输入，强制CPU释放对总线的控制 BREQ 总线请求，输出，表明CPU需要使用系统总线5、成组控制 BRDY 突发准备就绪，输入 BLAST 突

15、发结束，输出6、总线控制 ADS 地址状态有效信号 RDY 非突发准备就绪 握手信号7、奇偶校验 DP3-DP0 数据的4个字节奇偶校验码 PCHK 奇偶校验错8、中断/复位 INTR 可屏蔽中断请求 NMI 不可屏蔽中断请求 RESET 复位9、 有关高速缓冲的信号 KEN 高速缓冲允许 FLUSH 高速缓冲清洗 AHOLD和EADS 用于高速缓冲使无效周期 PWT和PCD 页面高速缓冲控制其它信号 FERR 浮点出错 IGNNE 忽略数值错误 A20M 第20位地址屏蔽错 CLK 提供给CPU的时钟信号，20M-100MHZ。第三节 微机系统中的总线结构1、总线分类片内总线 CPU芯片内部

16、传送信息的连线。芯片总线 同一集成电路板上各芯片之间的连线。系统总线 各集成电路板之间的连线。外部总线 微机系统与其他设备间的连线。2、总线操作时钟CLK周期：CLK信号的周期。50MHZ的频率对应周期20ns时钟周期：微处理器内部操作频率，是微处理器执行指令的最小时间单位，又称T状态 ，对应于两个CLK周期。总线周期：CPU对M或I/O端口完成一次读/写操作所需时间。由2个或2个以上时钟周期组成。指令周期：CPU执行一条指令所需的时间。3、总线操作步骤总线操作：通过总线完成存储器读写、I/O读写的一系列操作。总线请求和仲裁阶段：当有多个模块提出总线请求时，必须由仲裁机构仲裁，确定将总线的使用

17、权分配给哪个模块。寻址阶段：取得使用总线权的模块经总线发出本次要访问的M或I/O端口的地址和有关命令。传送数据阶段：主模块（指取得总线控制权的模块）与其它模块之间进行数据的传送。结束阶段：主从模块将有关信息从总线上撤除，主模块交出总线的控制权。4、80486的基本总线操作时序总线时序：与完成总线操作有关的地址线、数据线、控制线及时钟信号相互之间的先后关系，一般用时序图表示。例：单周期总线传送时序：CLKADSM/IOD/CBEW/RRDYBLAST数据PCHKT1时钟T2时钟三、80486微机的系统总线 为了简化硬件电路的设计，简化系统结构，常用一组线路，配置以适当的接口电路，与存储器和各外围

18、设备联结，这组共用的联结线路，称为总线，这里指的是外部总线。 外部总线在使用中渐渐形成标准，称为总线标准。 先后出现的常用总线标准有：PC总线，ISA总线，EISA总线，VL总线和PCI总线。PC总线 以PC/XT机为主的总线，62根引线，工作频率4.77MHZ20根地址线，寻址1M字节空间，8条数据线IRQ2-IRQ7共 6级中断DREQ1-DREQ3共3个DMA通道ISA总线为PC/AT机而建立的系统总线标准,也叫AT总线.是对XT总线（PC总线）的扩展, 保留了原62引脚的插槽，以适应兼容要求，同时增加了延伸的36引脚插槽。目前286、386、486微机大都采用了ISA标准总线。64K I/O地址空间（0000HFFFFH）24条地址线，16M存储器地址空间（000000HFFFFFFH）16位数据线，8位或16位数据存储15级硬中断7级DMA通道工