第5章 集成触发器

1、第第 五五 章章 集集 成成 触触 发发 器器2本章知识要点本章知识要点 基本概念基本概念 基本基本RS触发器触发器 简单钟控触发器简单钟控触发器 主从钟控触发器主从钟控触发器 边沿钟控触发器边沿钟控触发器3触发器的基本概念触发器的基本概念 为了构造实现各种功能的逻辑电路，除了需要实现逻辑为了构造实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外，运算的逻辑门之外， 还需要有能够保存信息的逻辑器件。还需要有能够保存信息的逻辑器件。 触发器触发器: 是一种具有记忆功能的电子器件。是一种具有记忆功能的电子器件。触发器结构：触发器结构：逻辑门加上适当的反馈线。逻辑门加上适当的反馈线。 触发器能

2、用来存储一位二进制信息。集成触发器的种类触发器能用来存储一位二进制信息。集成触发器的种类很多，分类方法也各不相同。很多，分类方法也各不相同。 本章介绍几种最常用的集成触发器，重点掌握它们的外本章介绍几种最常用的集成触发器，重点掌握它们的外部工作特性。部工作特性。4 有两个互补的输出端有两个互补的输出端 Q Q 和和 。Q 有两个稳定状态。通常将有两个稳定状态。通常将 Q Q = 1和和 称为称为“1”状态状态，而把，而把Q Q = 0和和 称为称为0 状态。当输入信号不发生变化状态。当输入信号不发生变化时，触发器状态稳定不变。时，触发器状态稳定不变。0Q 1Q 在一定输入信号作用下，触发器可以

3、从一个稳定状态在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。转移到另一个稳定状态。 现态与次态的概念：现态与次态的概念： 现态现态: 输入信号作用前的状态，记作输入信号作用前的状态，记作 Q Q n 和和 , 一般简一般简记记 为为 Q Q和和 ； 次态次态: 输入信号作用后的状态，记作输入信号作用后的状态，记作 Q Qn+1和和 。 显然，次态是现态和输入的函显然，次态是现态和输入的函 数。数。nQQ1Qn触发器的特点触发器的特点5 基本基本R-S（Reset-Set）触发器是直接复位置位触发器的简）触发器是直接复位置位触发器的简称，由于它是构成各种功能触发器的基本部件

4、，故称为基本称，由于它是构成各种功能触发器的基本部件，故称为基本R-S触发器。触发器。一一. . 用与非门构成的基本用与非门构成的基本R-SR-S触发器触发器 1. 组成：组成：由两个与非门交叉耦合构成。由两个与非门交叉耦合构成。 图中，图中， R称为置称为置0端或者复位端，端或者复位端，S称称为置为置1端或置位端。端或置位端。逻辑符号输入端加的逻辑符号输入端加的小圆圈表示低电平或小圆圈表示低电平或负脉冲有效。负脉冲有效。5. 1 5. 1 基本基本R-SR-S触发器触发器6 2. 2. 工作原理工作原理 (1) (1) 若若R=1,S=1R=1,S=1，则触发器保持原来状态不变；，则触发器保

5、持原来状态不变；(2) (2) 若若R=1,S=0,R=1,S=0,则触发器置为则触发器置为1 1状态；状态； (3) (3) 若若R=0,S=1,R=0,S=1,则触发器置为则触发器置为0 0状态；状态； (4) (4) 不允许出现不允许出现R=0,S=0R=0,S=0。7逻辑功能及其描述逻辑功能及其描述 表中表中“d d” 表示触发器次态不确定。该表又称为次态表示触发器次态不确定。该表又称为次态真值表。真值表。与非门构成的基本与非门构成的基本RS触发器功能表触发器功能表R SQn+1功能说明功能说明0 00 11 01 1d01Q不不 定定置置 0置置 1不不 变变（1）功能表）功能表 由

6、与非门构成的由与非门构成的R-SR-S触发器的逻辑功能表如下：触发器的逻辑功能表如下：8（2）状态表）状态表 状态表反映了触发器在输入信号作用下现态与次态之间状态表反映了触发器在输入信号作用下现态与次态之间的转移关系，又称为的转移关系，又称为状态转移表状态转移表。它给出了次态与现态。它给出了次态与现态、输入之间的取值关系。、输入之间的取值关系。 与非门构成的与非门构成的RS触发器状态表触发器状态表如下：如下：现态现态Q次态次态Qn+1RS=00RS=01RS=11RS=1001dd0001119（3）状态图）状态图 状态图是一种反映触发器两种状态之间转移关系的有向状态图是一种反映触发器两种状态

7、之间转移关系的有向图，又称为图，又称为状态转移图状态转移图。该触发器的状态图如下：。该触发器的状态图如下： 图中两个圆圈分别代表触发器的两个稳定状态，箭头表图中两个圆圈分别代表触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁边的标注表示示在输入信号作用下状态转移的方向，箭头旁边的标注表示状态转移的条件。状态转移的条件。10 因为因为R、S不允许同时为不允许同时为0，所以输入必须同时满足约，所以输入必须同时满足约束条件：束条件： R + S = 1 (约束方程约束方程) 用卡诺图化简后，可得到用卡诺图化简后，可得到该触发器的该触发器的次态方程：次态方程： RQSQ1n 反映触

8、发器次态与现态和反映触发器次态与现态和输入之间关系的逻辑函数表达输入之间关系的逻辑函数表达式称为次态方程。根据状态表式称为次态方程。根据状态表，可画出次态与现态、输入之，可画出次态与现态、输入之间函数关系的卡诺图。间函数关系的卡诺图。 现态现态Q次态次态Qn+1RS=00RS=01RS=11RS=1001dd000111（4）次态方程）次态方程11与非门基本与非门基本RS触发器功能表触发器功能表R SQn+1功能说明功能说明0 00 11 01 1d01Q不不 定定置置 0置置 1不不 变变 激励表反映了触发器从现态转移到某种次态时，对输入信激励表反映了触发器从现态转移到某种次态时，对输入信号

9、的要求。它以触发器的现态和次态作为自变量，把触发器的号的要求。它以触发器的现态和次态作为自变量，把触发器的输入（或激励）作为因变量。激励表可以由功能表导出。输入（或激励）作为因变量。激励表可以由功能表导出。与非门基本与非门基本RS触发器激励表触发器激励表QQn+1R S0 00 11 01 1d 11 00 11 d（5）激励表）激励表 功能表、状态表、状态图、次态方程和激励表分别从不功能表、状态表、状态图、次态方程和激励表分别从不同角度对触发器的功能进行了描述，它们在时序逻辑电路的同角度对触发器的功能进行了描述，它们在时序逻辑电路的分析和设计中有着不同用途。分析和设计中有着不同用途。12 注

10、意：注意：当输入端当输入端S连续出现多个置连续出现多个置1信号或者输入端信号或者输入端R连连续出现多个置续出现多个置0信号时，仅第一个信号使触发器翻转，波形信号时，仅第一个信号使触发器翻转，波形图如下：图如下：13二二. .用或非门构成的基本用或非门构成的基本R-SR-S触发器触发器 1. 1.组成：组成：由两个或非门交叉耦合组成。由两个或非门交叉耦合组成。 该电路的输入是正脉冲或高电平有效，故逻辑符号的输该电路的输入是正脉冲或高电平有效，故逻辑符号的输入端未加小圆圈。入端未加小圆圈。14 2. 2.工作原理工作原理R=1,S=1： 状态不定；状态不定；R=1,S=0： 状态置状态置0；R=0

11、,S=1： 状态置状态置1；R=0,S=0： 状态不变状态不变 。15逻辑功能及其描述逻辑功能及其描述 表中表中“d d” 表示触发器次态不确定。表示触发器次态不确定。或非门构成的基本或非门构成的基本RS触发器功能表触发器功能表R SQn+1功能说明功能说明0 00 11 01 1Q10d不不 变变置置 1置置 0不不 定定（1）功能表）功能表 由或非门构成的由或非门构成的R-SR-S触发器的逻辑功能表如下：触发器的逻辑功能表如下：16（2）状态表）状态表 或非门构成的或非门构成的RS触发器状态表触发器状态表如下：如下：现态现态Q次态次态Qn+1RS=00RS=01RS=11RS=100101

12、11dd00（3）状态图）状态图 该触发器的状态图如下：该触发器的状态图如下：17 因为因为R、S不允许同时为不允许同时为1，应满足约束条件：，应满足约束条件： R S = 0 (约束方程约束方程) 用卡诺图化简后，可得到用卡诺图化简后，可得到该触发器的该触发器的次态方程：次态方程： QRSQ1n 根据状态表，可画出次根据状态表，可画出次态与现态、输入之间函数态与现态、输入之间函数关系的卡诺图。关系的卡诺图。 （4）次态方程）次态方程现态现态Q次态次态Qn+1RS=00RS=01RS=11RS=10010111dd0018 由功能表可以导出激励表如下：由功能表可以导出激励表如下：或非门基本或非

13、门基本RS触发器激励表触发器激励表QQn+1R S0 00 11 01 1d 00 11 00 d（5 5）激励表）激励表或非门基本或非门基本RS触发器功能表触发器功能表R SQn+1功能说明功能说明0 00 11 01 1Q10d不不 变变置置 1置置 0不不 定定19 同样，当输入端同样，当输入端S连续出现多个置连续出现多个置1信号或者输入端信号或者输入端R连连续出现多个置续出现多个置0信号时，仅第一个信号使触发器翻转，波形信号时，仅第一个信号使触发器翻转，波形图如下：图如下： 优点：优点：结构简单。不仅可作为记忆元件独立使用，而且结构简单。不仅可作为记忆元件独立使用，而且由于它具有直接复

14、位、置位功能，因而被作为各种性能更由于它具有直接复位、置位功能，因而被作为各种性能更完善的触发器的基本组成部分。完善的触发器的基本组成部分。 缺点：缺点：输入输入R、S之间存在约束条件，且无法对其状态之间存在约束条件，且无法对其状态转换时刻进行统一定时控制，转换时刻进行统一定时控制，20 具有时钟脉冲控制的触发器称为具有时钟脉冲控制的触发器称为“钟控触发器钟控触发器”或者或者“定定时触发器时触发器”。 时钟脉冲控制触发器的时钟脉冲控制触发器的工作特点：工作特点： 由时钟脉冲确定状态转换的时刻由时钟脉冲确定状态转换的时刻(即何时转换？即何时转换？)； 由输入信号确定触发器状态转换的方向由输入信号

15、确定触发器状态转换的方向(即如何转换？即如何转换？)。 下面介绍四种最常用的简单钟控触发器。下面介绍四种最常用的简单钟控触发器。5. 25. 2 简单钟控触发器简单钟控触发器21一一. . 钟控钟控R-SR-S触发器触发器逻辑图和逻辑符号如图逻辑图和逻辑符号如图(a)、（、（b）所示。）所示。 1. 1. 组成组成 由四个与非门构成。其中，与非门由四个与非门构成。其中，与非门G G1 1、G G2 2构成基本构成基本R-SR-S触触发器；与非门发器；与非门G G3 3、G G4 4组成控制电路，通常称为控制门。组成控制电路，通常称为控制门。22 2 2工作原理工作原理 R=0, S=0：控制门

16、控制门G3、G4的输出均为的输出均为1， 状态保持不变；状态保持不变； R=0, S=1：控制门控制门G3、G4的输出分别为的输出分别为1 和和0，置成置成1状态；状态； R=1, S=0：控制门控制门G3、G4的输出分别为的输出分别为0 和和1，置成置成0状态；状态； R=1, S=1：控制门控制门G3、G4的输出均为的输出均为0 ， 状态不确定状态不确定（不允许）（不允许）。 当无时钟脉冲作用（即当无时钟脉冲作用（即CP=0CP=0）时，不管）时，不管R R、S S端为何值，两个控制门端为何值，两个控制门的输出均为的输出均为1 1，触发器状态保持不变。，触发器状态保持不变。 当时钟脉冲到来

17、（即当时钟脉冲到来（即CP=1CP=1）时，输入端）时，输入端R R、S S的值可以通过控制门的值可以通过控制门作用于上面的基本作用于上面的基本R-SR-S触发器。触发器。具体如下：具体如下： 时钟控制时钟控制R-SR-S触发器除增加了时钟控制信号外，其功能和约触发器除增加了时钟控制信号外，其功能和约束条件与由或非门构成的束条件与由或非门构成的R-SR-S触发器相同。触发器相同。23 注意：注意：时钟控制时钟控制R-SR-S触发器虽然解决了对触发器工作进行定时控触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但：制的问题，而且具有结构简单等优点，但： 输入信号依然存在约

18、束条件，即输入信号依然存在约束条件，即R R、S S不能同时为不能同时为1 1！ 在时钟控制触发器中，时钟信号在时钟控制触发器中，时钟信号CPCP是一种固定的时间基准，通常不是一种固定的时间基准，通常不作为输入信号列入表中。作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟作用对触发器功能进行描述时，均只考虑时钟作用(CP=1)(CP=1)时的情况时的情况。因此，其功能表、次态方程、约束方程、状态表、状。因此，其功能表、次态方程、约束方程、状态表、状态图在形式上和或非门构成的基本态图在形式上和或非门构成的基本RSRS触发器相同。例如触发器相同。例如（约束方程）次态方程 0SR )( Q

19、)RS(Q1n3 . 逻辑功能逻辑功能或非门基本或非门基本RS触发器功能表触发器功能表R SQn+1功能说明功能说明0 00 11 01 1Q10d不不 变变置置 1置置 0不不 定定24二二. D触发器触发器 1. 1. 组成组成 为了解决时钟控制为了解决时钟控制R-S触发器在输入端触发器在输入端R、S同时为同时为1时状时状态不确定的问题，将其变成如下图态不确定的问题，将其变成如下图(a)所示的形式，便形成了所示的形式，便形成了只有一个输入端的只有一个输入端的D触发器。其逻辑符号如图触发器。其逻辑符号如图 (b)所示。所示。 控制电路在时钟脉冲控制电路在时钟脉冲作用期间作用期间(CP=1时时

20、)，将输将输入信号入信号D转换成一对互补信转换成一对互补信号送至基本号送至基本R-S触发器的两触发器的两个输入端，使基本个输入端，使基本R-S触发触发器的两个输入信号只可能器的两个输入信号只可能是是01或者或者10两种组合两种组合，从，从而消除了状态不确定现象而消除了状态不确定现象，解决了对输入的约束问，解决了对输入的约束问题。题。 252 2、工作原理、工作原理 无时钟脉冲（即无时钟脉冲（即CP=0CP=0）：）：控制电路被封控制电路被封锁，无论锁，无论D D为何值，与非门为何值，与非门G G3 3、G G4 4输出均为输出均为1 1，触发器状态保持不变。，触发器状态保持不变。 有时钟脉冲（

21、即有时钟脉冲（即CP=1 CP=1 ）：）：若若D=0D=0，则，则门门G G4 4输出为输出为1 1，门，门G G3 3输出为输出为0 0，触发器状态被，触发器状态被置置0 0；若；若D=1D=1，则门，则门G G4 4输出为输出为0 0，门，门G G3 3输出为输出为1 1，触发器状态被置，触发器状态被置1 1。 时钟作用时，时钟作用时，D D触发器状态的变化仅取决于输入信号触发器状态的变化仅取决于输入信号D D，而与现态无关。其次态方程为而与现态无关。其次态方程为 Q Qn+1n+1 = D = D 263 3、功能描述、功能描述（3）D触发器激励表触发器激励表QQn+1D0 00 11

22、 01 10101（2）D触发器功能表触发器功能表DQn+1功能说明功能说明0 101置置 0置置 1 （1 1）次态方程为：）次态方程为： Q Qn+1n+1 = D = D （4）D触发器状态表触发器状态表现态现态Q次态次态Qn+1D=0D=1010011（5）状态图）状态图27三三 . J-K 触发器触发器 在时钟控制在时钟控制R-S触发器中增加两条反馈线，将触发器的触发器中增加两条反馈线，将触发器的输出输出 和和 交叉反馈到两个控制门的输入端，并把原来的交叉反馈到两个控制门的输入端，并把原来的输入端输入端S改成改成J，R改成改成K，即可改进成，即可改进成J-K触发器。触发器。 J-K触

23、发器的逻辑图和逻辑符号如下图所示。触发器的逻辑图和逻辑符号如下图所示。 QQ 利用触发器两个利用触发器两个输出端信号始终互补输出端信号始终互补的特点，有效地解决的特点，有效地解决了时钟控制了时钟控制R-SR-S触发器触发器在时钟脉冲作用期间在时钟脉冲作用期间两个输入同时为两个输入同时为1 1将导将导致触发器状态不确定致触发器状态不确定的问题。的问题。1 . 组成组成28 (2) 时钟脉冲作用时钟脉冲作用(C=1)时，与时，与J、K相关。相关。 J=0,K=0J=0,K=0：状态不变。状态不变。 J=0,K=1J=0,K=1：若原来处于若原来处于0 0状态，则保持状态，则保持0 0状态不状态不变

24、；若原来处于变；若原来处于1 1状态，则状态置成状态，则状态置成0 0。即。即JK =01JK =01时，时，次态一定为次态一定为0 0态。态。 J=1,K=0J=1,K=0：若原来处于若原来处于0 0状态，触发器状态置状态，触发器状态置成成1 1；若原来处于；若原来处于1 1状态，保持状态，保持1 1状态不变。即状态不变。即JK =10JK =10时，次态一定为时，次态一定为1 1状态。状态。 J=1,K=1J=1,K=1：若原来处于若原来处于0 0状态，则置成状态，则置成1 1状态；状态；若原来处于若原来处于1 1状态，则置成状态，则置成0 0状态。状态。即即JK =11JK =11时，触

25、发时，触发器的次态与现态相反。器的次态与现态相反。 (1) 无时钟脉冲无时钟脉冲 (C=0)时，触发器保持原来状态不变时，触发器保持原来状态不变。2 2、工作原理、工作原理29（2）次态方程为）次态方程为 QKQJQ1n3 3、功能描述、功能描述（1）JK触发器功能表触发器功能表J KQn+1功能说明功能说明0 00 11 01 1Q01不不 变变置置 0置置 1翻翻 转转Q（3）JK触发器激励表触发器激励表QQn+1J K0 00 11 01 10 d1 dd 1d 0（4）JK触发器状态表触发器状态表现态现态Q次态次态Qn+1JK=00JK=01JK=11JK=100101001011(5

26、)状态图状态图30四四. T 触发器触发器 T触发器又称为计数触发器。触发器又称为计数触发器。如果把如果把J-K触发器的两个触发器的两个输入端输入端J和和K连接起来，并把连接在一起的输入端用符号连接起来，并把连接在一起的输入端用符号T表示，就构成了表示，就构成了T触发器。相应的逻辑图和逻辑符号分别触发器。相应的逻辑图和逻辑符号分别如图如图(a)和图和图(b)所示。所示。31 T T触发器的逻辑功能可直接由触发器的逻辑功能可直接由J-KJ-K触发器的次态方程导出。触发器的次态方程导出。J-KJ-K触发器的次态方程：触发器的次态方程： 将该方程中的将该方程中的J J和和K K均用均用T T代替后，

27、即可得到代替后，即可得到T T触发器的次触发器的次态方程。态方程。 （1 1）次态方程：）次态方程： 根据次态方程，可列出根据次态方程，可列出T T触发器的功能表。触发器的功能表。QKQJQ1nQTQTQTQ1n功能：功能： 当当T=0时，触发器状态时，触发器状态保持不变；保持不变； 当当T=1时，在时钟脉冲作时，在时钟脉冲作用下状态翻转，相当于一位用下状态翻转，相当于一位二进制计数器。二进制计数器。（2）T触发器功能表触发器功能表TQn+1功能说明功能说明0 1Q不变不变翻转翻转Q32（3）T触发器激励表触发器激励表QQn+1T0 00 11 01 10 110（4）T触发器状态表触发器状态

28、表现态现态Q次态次态Qn+1T=0T=1010110(5)状态图状态图33特点：特点： 当时钟控制信号为低电平（当时钟控制信号为低电平（CP=0CP=0）时，触发器保持原）时，触发器保持原来状态不变；来状态不变； 当时钟控制信号为高电平（当时钟控制信号为高电平（CP=1CP=1）时，触发器在输入）时，触发器在输入信号作用下发生状态变化。信号作用下发生状态变化。 即：触发器状态转移是被控制在一个约定的时间间隔即：触发器状态转移是被控制在一个约定的时间间隔内，而不是控制在某一时刻进行，这种钟控方式被称为内，而不是控制在某一时刻进行，这种钟控方式被称为电电位触发方式。位触发方式。 简单钟控触发器的特

29、点与问题简单钟控触发器的特点与问题 问题：问题：可能出现可能出现“空翻空翻”现象。现象。什么叫什么叫“空翻空翻”？ 所谓所谓“空翻空翻”是指在同一个时钟脉冲作用期间触发器是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。状态发生两次或两次以上变化的现象。 “空翻空翻”将造成状将造成状态的不确定和系统工作的混乱，这是不允许的。态的不确定和系统工作的混乱，这是不允许的。34 引发原因：引发原因： 在时钟脉冲为高电平期间，输入信号的变化直接控制着在时钟脉冲为高电平期间，输入信号的变化直接控制着触发器状态的变化。具体来说，当时钟触发器状态的变化。具体来说，当时钟CP=1时，如果输入时

30、，如果输入信号发生变化，则触发器状态会跟着发生变化，从而使得信号发生变化，则触发器状态会跟着发生变化，从而使得一个时钟脉冲作用期间引起多次翻转。一个时钟脉冲作用期间引起多次翻转。 解决方法：解决方法： 为了克服简单钟控触发器所存在的为了克服简单钟控触发器所存在的“空翻空翻”现象，必须现象，必须对控制电路的结构进行改进。为此，引出了主从钟控触发对控制电路的结构进行改进。为此，引出了主从钟控触发器、边沿钟控触发器等不同类型的集成触发器。器、边沿钟控触发器等不同类型的集成触发器。引起空翻的引起空翻的原因与解决方法原因与解决方法35 结构特点：结构特点： 由主触发器和从触发器两部分组成，主、从触发器的

31、时钟由主触发器和从触发器两部分组成，主、从触发器的时钟相位相反。主触发器的状态作为从触发器的输入，从触发器的相位相反。主触发器的状态作为从触发器的输入，从触发器的状态作为整个触发器的状态输出。状态作为整个触发器的状态输出。 下面以主从下面以主从RS触发器和主从触发器和主从JK触发器为例进行介绍。触发器为例进行介绍。 5. 35. 3 主从钟控触发器主从钟控触发器365.3.15.3.1 主从结构的主从结构的R-SR-S触发器触发器结构特点：结构特点： 1.1.由主、从由主、从2 2个简单钟控个简单钟控R-SR-S触发器组成；触发器组成； 2.2.主、从触发器的时钟反相；主、从触发器的时钟反相；

32、 3.3.具有直接清具有直接清0 0和直接置和直接置1 1功能。功能。1 . 组成组成372 2、工作原理、工作原理1.CP=11.CP=1时，主触发器工作，从触发器被封锁。主触发器时，主触发器工作，从触发器被封锁。主触发器 状态取决于输入状态取决于输入R R、S S的值；的值；2.CP2.CP由由1010后，主触发器被封锁，其状态作为从触发器后，主触发器被封锁，其状态作为从触发器 输入，使从触发器状态与主触发器相同；输入，使从触发器状态与主触发器相同；3.3.正常工作时，直接清正常工作时，直接清0 0端端R RD D和直接置和直接置1 1端端S SD D接高电平；接高电平；4.4.逻辑功能与

33、简单钟控逻辑功能与简单钟控R-SR-S触发器相同。触发器相同。383 3、工作波形、工作波形 触发器状态的变化发生在时钟脉冲触发器状态的变化发生在时钟脉冲CP由由1变为变为0时，而时，而在在CP=0期间主触发器被封锁，其状态不再受输入期间主触发器被封锁，其状态不再受输入R、S的影响的影响，因此不会引起，因此不会引起 “空翻空翻”现象。现象。 触发器的状态取决于触发器的状态取决于CP由由1变为变为0时主触发器的状态，时主触发器的状态，而主触发器的状态在而主触发器的状态在CP=1期间是随输入期间是随输入R、S变化的，所以触变化的，所以触发器的状态实际上取决于发器的状态实际上取决于CP由由1变为变为

34、0之前输入之前输入R、S的值。的值。4 4、工作特点、工作特点395 5、逻辑功能、逻辑功能 逻辑功能与简单钟控逻辑功能与简单钟控RSRS触发器完全相同，其次态方程和触发器完全相同，其次态方程和约束方程为约束方程为 （次态方程）（次态方程） RS=0 RS=0 （约束方程）（约束方程） 1QSRQn 由于主从由于主从RSRS触发器状态的变化发触发器状态的变化发生在时钟脉冲生在时钟脉冲CPCP由由1 1变为变为0 0时刻（下降时刻（下降沿），所以逻辑符号的时钟端加了一沿），所以逻辑符号的时钟端加了一个小圆圈，表示主从个小圆圈，表示主从RSRS触发器的状态触发器的状态变化在时钟脉冲变化在时钟脉冲C

35、PCP由由1 1变为变为0 0时发生。时发生。405.3.25.3.2 主从结构的主从结构的J-KJ-K触发器触发器1 . 组成组成 主从主从JK触发器通过将输出触发器通过将输出Q 和和 交叉反馈到两个控制交叉反馈到两个控制门的输入端，克服了主从门的输入端，克服了主从RS触发器两个输入不能同时为触发器两个输入不能同时为1的的约束条件。约束条件。Q 在主从在主从RSRS触发触发器的基础上增加了器的基础上增加了2 2条反馈线！条反馈线！41 无时钟脉冲时：无时钟脉冲时：主触发器被封锁，主触发器被封锁，从触发器状态由主触发器状态决定，两从触发器状态由主触发器状态决定，两者状态相同；者状态相同； 时钟

36、脉冲作用时：时钟脉冲作用时： 在时钟脉冲的前沿在时钟脉冲的前沿( (上升沿上升沿) )接收输接收输入信号并暂存到主触发器中，此时从触入信号并暂存到主触发器中，此时从触发器被封锁，保持原状态不变。发器被封锁，保持原状态不变。 在时钟脉冲的后沿在时钟脉冲的后沿( (下降沿下降沿) )，主触，主触发器状态传送到从触发器，使从触发器发器状态传送到从触发器，使从触发器输出输出( (即整个触发器输出即整个触发器输出) )变到新的状态变到新的状态，而此时主触发器本身被封锁，不受输，而此时主触发器本身被封锁，不受输入信号变化的影响。入信号变化的影响。 因此解决了因此解决了 空翻空翻 的问题。的问题。2 2、工

37、作原理、工作原理423 3、逻辑功能、逻辑功能 主从主从J-K触发器与前面所述触发器与前面所述J-K触发器相比，仅进行了性触发器相比，仅进行了性能上的改进，逻辑功能完全相同。能上的改进，逻辑功能完全相同。1QSRQJQKQQJQ(KQ)QJQKQn 该触发起实际上是令原主从该触发起实际上是令原主从RS触发器的触发器的 、 ，将其代入主从将其代入主从RS触发器的次态方程触发器的次态方程 ，即可得到主从，即可得到主从JK触发触发器的次态方程为器的次态方程为 RKQSJQ43 1.1. RSRS主从触发器主从触发器74LS7174LS715.3.35.3.3 主从触发器芯片主从触发器芯片 该触发器有

38、该触发器有3个个R端和端和3个个S端，分别为与逻辑关系，即端，分别为与逻辑关系，即 触发器带有置触发器带有置0端端 和置和置1端端 ，其有效电平均为低电平。，其有效电平均为低电平。1231RR R R1231SSS S44 2. . JKJK主从触发器主从触发器74LS7274LS72 该触发器有该触发器有3个个J端和端和3个个K端，分别为与逻辑关系，即端，分别为与逻辑关系，即 触发器带有置触发器带有置0端端 和置和置1端端 ，其有效电平均为低电平。，其有效电平均为低电平。1231KK K K1231JJ J J45 边沿触发器仅仅在时钟脉冲边沿触发器仅仅在时钟脉冲CPCP的上升沿或下降沿响应

39、的上升沿或下降沿响应输入信号，不仅能克服触发器的输入信号，不仅能克服触发器的“空翻空翻”现象，而且可大现象，而且可大大提高触发器的抗干扰能力。大提高触发器的抗干扰能力。 下面以维持下面以维持阻塞阻塞D D触发器为例进行介绍，维持触发器为例进行介绍，维持阻塞阻塞触发器是一种广泛使用的边沿触发器。触发器是一种广泛使用的边沿触发器。5. 45. 4 边沿钟控触发器边沿钟控触发器46 典型维持阻典型维持阻塞塞D触发器的逻触发器的逻辑图和逻辑符号辑图和逻辑符号分别如图分别如图 (a)和和图图(b) 所示。所示。 图中，图中，D称为数据输入端；称为数据输入端；RD和和SD分别称为直接置分别称为直接置“0”

40、端和置端和置“1”端，低电平有效，在不直接置端，低电平有效，在不直接置“0”和置和置“1”时时，保持为高电平。，保持为高电平。 该触发器在时钟脉冲没有到来该触发器在时钟脉冲没有到来(CP=0)时，无论时，无论D端状态怎端状态怎样变化，都保持原有状态不变；当时钟脉冲到来样变化，都保持原有状态不变；当时钟脉冲到来(CP=1)时，时，触发器在时钟脉冲的上升边沿将触发器在时钟脉冲的上升边沿将D端的数据可靠地置入。端的数据可靠地置入。5.4.15.4.1 维持维持阻塞阻塞D D触发器触发器1 . 组成组成472、 工作原理工作原理 1.CP=01.CP=0时，时，R=S=1R=S=1，触发器状态不变；，

41、触发器状态不变； 2.CP2.CP由由0101时，门时，门3 3和门和门4 4打开，此时打开，此时 ，R R、S S互补！从触发器状态与互补！从触发器状态与D D相同；相同； 3.3.在在CP=1CP=1期间，触发器状态不受期间，触发器状态不受D D端信号变化的影响端信号变化的影响。 DBSD,DAR48 维持阻塞线的作用：维持阻塞线的作用： 1. R=01. R=0，S=1S=1时，时，R=0R=0： 继续将触发器状态置继续将触发器状态置“0” 0” 。 通过置通过置“0”0”维持线反馈到维持线反馈到G G5 5输入，输入，使使G G5 5的输出的输出A=1,A=1,这样就维持了这样就维持了

42、R=0R=0，即维持，即维持了触发器的置了触发器的置0 0功能。功能。 使使G G5 5的输出的输出A=1A=1后，后， A A点的点的1 1信号通过信号通过置置“1”1”阻塞线，送至阻塞线，送至G G6 6的输入，使的输入，使G G6 6的输的输出出B=0, GB=0, G4 4的输出的输出S=1,S=1,阻止了触发器置阻止了触发器置1 1。 2. R=1，S=0时，时，S=0： 继续将触发器状态置继续将触发器状态置“1” 。 通过置通过置“1”维持线反馈到维持线反馈到G6输入，输入，使使G6的输出的输出B=1, G4的输出的输出S=0，维持了，维持了触发器的置触发器的置1功能。功能。 通过置通过置0阻塞线，阻塞线， 将将0信号送至信号送至G3输入，保持输入，保持R=1,阻止了触发器置阻止了触发器置0。 49 若若D=1，在时钟脉冲的上升沿，把，在时钟脉冲的上升沿，把“1”送入触发器，使送入触发器，使 Q = 1, 。在触发器进入。在触发器进入