基于FPGA技术的求模求相电路的实现和设计

1、目 录中文摘要： 2英文摘要: 31 绪论 41.1 背景和意义 41.2 设计特点 4 4 61.3 基于FPGA设计电路特点 71.4 课题任务 72 FPGA说明和设计 82.1 FPGA的发展历史 82.2 FPGA的作用和应用 9 9 10 12 132.3 FPGA设计应注意的问题 152.4 小结 163 求模求相电路的设计原理 173.1 本课题所用原理 173.2 其他方法的设计原理 19 19 203.3 比较分析 214 求相求模电路的设计和硬件实现 234.1 求模求相的发展和应用 234.2 求摸求相的步骤 24 24 25 25 26 30 32 324.3 验证分

2、析 334.4 本章小结 335 结论 34谢辞 35参考文献 36摘要：随着电子技术的迅速发展，FPGA设计电路具有结构简单、性能可靠、测量精确且易于调试的特点，因而FPGA和相关技术已经成为开发复杂数字系统的主要方式之一，高精度的求模求相的电路就是基于FPGA技术的一种应用。本文将在阐述FPGA发展状况和设计原理的基础上，着重讨论如何应用FPGA来设计一种高精度求模求相电路以及在电路实现过程中出现的各种误差的比较分析。文中主要应用了查表的设计思想，并体现了其的重要所在。在本文中还将简单介绍MATLAB和Quartus II在设计和实现电路功能中的应用。本课题难点在于“高精度”这3个字上，文

3、中的设计思想关键在于如何提高电路的精度尽可能的减少误差，其中还将与其他设计方法进行比较并且说明本文所提的设计方法的优越性。 通过本课题的研究和设计，将对求模求相电路进行一次新的认识，极大的提高求模求相的精度，并在实际应用中发挥重要作用。关键字：FPGA 高精度 求模求相 仿真 误差分析 Abstract: With the rapid development of the electronics technology, FPGA and its related technique have been one of the main methods to develop the complex

4、digital systems, because of the simple structure, the credibility function, precise measure and it is easily adjusted. The high accuracy begs a mold to beg mutually of electric circuit be according to a kind of application of the FPGA technique. In elaborating the foundation of the FPGA development

5、condition and design principle, this text will emphasize how to design a kind of high accuray to beg a mold to beg mutually electric circuit and appear in the electric circuit the realization the process of various error margin of more analytical. Mainly applied to check the design thought of the fo

6、rm in the text, and the body was now it of important place.Will also introduce the MATLAB and the Quartus II in brief in this text Be designing and carrying out the application in the electric circuit function.This topic crux lies in this 3 words ofhigh accuracy up, the design thought key in the tex

7、t lie in how raise the accuracy of the electric circuit to reduce an error margin possibly, returning among them will carry on comparison and explain the superiority ofwith design method that this text lift with other design methods. With the research and design of this topic, carry on a new underst

8、anding towards begging a mold to beg mutually electric circuit, the tremendous exaltation begs a mold to beg mutually of accuracy, and develop an important function in physically the application.Kewords:FPGA high accuracy simulation error analysion1 绪论1.1 背景和意义基于FPGA的求模求相在雷达、声纳、勘探、医疗等方面有广泛的应用，求模求相作为

9、数字电子方面的热点正在引起越来越多的关注，在这方面的研究也在迅速的进行中，并很快的进入实用阶段，显示了其强大的生命力。雷达在军用和民用中都有很重要的应用，求模求相电路是雷达仪器中的核心部分，雷达的基本功能是发现目标并测定其坐标。通常雷达是通过向空间发射某种特定的信号，然后接收处理目标的回波信号来实现的，而处理回波信号就要应用到求模求相电路，如何能提高电路的精度直接影响到雷达定位的准确度。求模求相电路的另一个重要用处是数字鉴相器，信号相位测量的精度决定了测距的精度，相位法是一种常用的信号检测技术，相位检测有模拟相位差计、自动数字测相、信号频谱分析等。应用信号频谱分析的相位检测的基本原理是利用Dr

10、r(离散傅里叶变换的选频特性得到所测信号相位信息，从而测得信号的相位差。基于FPGA的求模求相电路在数字电路方面的应用远远不止这些，随着数字电路的发展，它的作用会越来越大，越来越被重视，将会在测相测距方面发挥不可替代的作用。1.2 设计特点过去，信号处理一度是采用模拟设备来完成。近代，数字计算机的出现和大规模集成技术的高度发展，为信号处理提供了强有力的手段，在电子技术各个领域，例如雷达，声纳，语音通信，数字通讯等广泛的用数字方法代替模拟方法实现信号处理。电子技术的发展，特别是专用集成电路(ASIC设计技术的日趋进步和完善，推动了数字系统的迅猛发展。传统的“固定功能集成块+连线”的设计方法已不能

11、够满足实际需要根据系统功能要求利用计算机辅助设计自上而下的逐层完成描述设计出速度快、体积小、重量轻、功耗小的集成电路已经成为趋势。时间上和幅值上都是离散的的信号是数字信号，处理数字信号的电路成为数字电路；脉冲信号既是典型的数字信号。工作信号是不连续的数字信号，所以电路中的半导体器件工作在开关状态，即稳定时器件处于饱和区或截止区，放大区只是其过度状态。数字电路既是开关电路又是逻辑电路，主要研究电路输入和输出间的逻辑关系。分析工具和方法与模拟电路完全不同，具有独立的基础理论。数字电路的优点 ：1、 抗干扰能力强，保密性能好。 2、 传输速率高，信道利用率高，网络时延小。 3、 数据信息传输全透明，

12、是建立语音、数据、传真、图象等多种业务的理想平台。数字电路的设计流程结构严谨，简单明了，让人容易接受，下图就是数字电路的设计流程图：设计流程电子技术的发展，特别是专用集成电路(ASIC设计技术的日趋进步和完善，推动了数字系统的迅猛发展。传统的“固定功能集成块+连线”的设计方法已不能够满足实际需要，根据系统功能要求利用计算机辅助设计自上而下的逐层完成描述设计出速度快、体积小、重量轻、功耗小的集成电路已经成为趋势。而VHDL语言的出现正是迎合了这一需求。VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Langu

13、eage,即超高速集成电路硬件描述语言。这种语言不仅适合于描述过程和算法，还适合作硬件描述。在从CAD工具到EDA工具的进化过程中，电子设计工具的人机界面能力越来越高。在利用EDA工具进行电子设计时，逻辑图、分立电子原件作为作为整个越来越复杂的电子系统的设计已经不适合了 。所以作为EDA工具的硬件描述语言VHDL就出现了。VHDL语言数字电路设计的优点：(1与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。(2VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。(3VHDL语句

14、的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效、高速地完成必须有多人甚至多个代发组共同并行工作才能实现。(4对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的将VHDL描述设计转变成门级网表。 (5VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。VHDL的设计流程：在设计过程中，采用自顶向下的方法。首先从系统设计人手，在顶层进行功能方框图的划分然后对各模块进行设计并仿真，再进一步综合，进行门级仿真，如果没有错误，即可下载，实现电路

15、。基本流程如图1所示。我们设计的数字时钟基本功能划分为：计数模块(包括秒、分、时、译码模块(包括秒、分、时的译码输出、控制模块(完成置数1.3 基于FPGA设计电路特点随着超大规模集成电路技术和计算机辅助设计技术的发展，现场可编程门阵列就应运而生。FPGA器件集成度高、低功耗及体积小，具有通过用户编程实现ASIC的功能，因此有时也称FPGA为可编程ASIC。它的应用缩短了系统研制周期，减少了投资，广泛地应用于数字信号处理(DSP中。本课题求模求相电路的设计和实现之所以采用FPGA技术是因为FPGA具有以上的各种优点，在与用其他设计方法的比较中明显可以看到其优势所在，这将在以下的文中详细介绍。1

16、.4 课题任务设计和实现高精度求模求相电路是所要完成的任务 ，基于FPGA技术的求模求相电路最重要的特点就是高精度，高精度也是本课题的关键所在。文中会先描述一种运用FPGA技术所实现的电路的硬件实现方法，在用Quartus II仿真分析其的误差和出现的原因，接着再用MATLAB来仿真其他几种理论方式实现，通过比较来说明本课题所介绍的方法的优越之处。文中将在重点介绍所用方法的同时，简单的介绍一些相关的方面。通过本课题的研究，预期将达到的目的：硬件实现一种基于FPGA的高精度求磨求相电路，锻炼自身的动手动脑能力，比较理论和实际的差别，增强实际操作能力，为以后的工作、学习多增长一点经验。2 FPGA

17、说明和设计2.1 FPGA的发展历史自1985年Xilinx公司推出第一片现场可编程逻辑器件（FPGA）至今，FPGA已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可

18、靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入片上可编程系统（SOPC）的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。FPGA作为一个比较新的领域，在最近几年中有很大的发展和进步。各个厂家的FPGA不断推陈出新，工艺越来越高、速度越来越快、

19、功能越来越多，价格却越来越便宜了。随着FPGA成本的进一步降低和规模的增加，在未来几年中FPGA应该有更加宽广的应用领域。这样看来FPGA的开发人员似乎有一个不错的将来。但是就我看来，FPGA开发人员在中国发展前景并不是很好。FPGA的开发一般归属于硬件开发的范畴。说起硬件开发，大部分人想到的是画PCB和原理图。在IC厂家的参考设计和公板横行的现实情况下，FPGA设计含有较高的创造性和技术含量。当然PCB设计也有很多技术含量高的部分，比如信号完整性和模拟信号处理等。随着数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。与此同时，人们却发现一个有趣的现象，即一个超大规

20、模的数字时序系统芯片，在其工作时，从时间轴上来看，并不是每一瞬间系统的各个部分都在工作，而系统是各个局部模块功能在时间链上的总成。同时，人们还发现，基于SRAM编程的FPGA可以在外部逻辑的控制下，通过存储于存储器中不同的目标系统数据的重新下载，来实现芯片逻辑功能的改变。正是基于这个称之为静态系统重构的技术，有人设想，能不能利用芯片的这种分时复用特性，用较小规模的FPGA芯片来实现更大规模的数字时序系统。在研究过程中，有人尝试了这种设想，发现常规的SRAM的FPGA只能实现静态系统重构。这是因为该芯片功能的重新配置大约需要数毫秒到数十毫秒量级的时间；而在重新配置数据的过程中，旧的逻辑功能失去，

21、新的逻辑功能尚未建立，电路逻辑在时间轴上断裂，系统功能无法动态连接。但是，要实现高速的动态重构，要求芯片功能的重新配置时间缩短到纳秒量级，这就需要对FPGA的结构进行革新。可以预见，一旦实现了FPGA的动态重构，则将引发数字系统的设计的思想的巨大转变。综上所述，我们可以看到在新世纪，以FPGA为代表的数字系统现场集成技术正朝着以下几个方向发展。随着便携式设备需求的增长，对现场可编程器件的低压、低功耗的要求日益迫切。芯片向大规模系统芯片挺进，力求在大规模应用中取代ASIC。为增强市场竞争力，各大厂商都在积极推广其知识产权IP库。动态可重构技术的发展，将带来系统设计方法的转变。2.2 FPGA的作

22、用和应用FPGA是英文Field Programmabl Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（Logic Cell Arry）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnet）三个部分。FPGA的基本特点主要有：(

23、1 采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。(2 FPGA可做其他全定制或半定制ASIC电路的中试样片。(3 FPGA内部有丰富的触发器和I/O引脚。(4 FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。(5 FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。结构和原理一.查找表（Look-Up-Table的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系

24、列等。查找表（Look-Up-Table简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。下面就是一个4输入与门的例子二.基于查找表（LUT的FPGA的结构下面以altera的FLEX/ACEX等芯片的结构为例FLEX/ACEX的结构主要包括LAB，I/O块，RAM块（未表示出

25、）和可编程行/列连线。在FLEX/ACEX中，一个LAB包括8个逻辑单元（LE）,每个LE包括一个LUT，一个触发器和相关的相关逻辑。LE是FLEX/ACEX芯片实现逻辑的最基本结构。三 查找表结构的FPGA逻辑实现原理我们还是以这个电路的为例：A,B,C,D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。 该电路中D触发器是直接利用LUT后面D触发器来实现。时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I/O脚相连，把结果

26、输出到芯片管脚。这样PLD就完成了图3所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）这个电路是一个很简单的例子，只需要一个LUT加上一个触发器就可以完成。对于一个LUT无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样FPGA就可以实现复杂的逻辑。由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。 也有少数FPGA采用反熔丝或Flash工艺，

27、对这种FPGA，就不需要外加专用的配置芯片。FPGA 基本开发流程 主要包括 : 设计输入（ Design Entry ）、设计仿真（ Simulation ）、设计综合（ Synthesize ）、布局布线（ Place & Route ）、配置（ Configuration ） 设计输入 主要有原理图输入和 HDL 输入两种方式，一般开发商都同时支持两种输入方式。还有的甚至提供更多的输入方式，如 Xilinx 公司的 ISE6.0 就提供四种输入方式，包括 EDIF 网表输入。有些熟悉硬件设计的工程师开始喜欢利用原理图进行设计，这种方法非常直观，但基于可移植性和规范化方面的考虑，绝大部分深

28、入 FPGA 设计和 ASIC 设计的工程师最终都将统一到 HDL 平台上来。设计仿真 包含功能仿真和时序仿真两项主要内容，功能仿真忽略了综合和布局布线导致的时延等因素，仅仅从逻辑上进行仿真，这对设计思路的验证是有帮助的，但必须通过时序仿真作进一步验证，发现并修正时序问题。 设计综合 将 HDL 语言生成用于布局布线的网表和相应的约束。综合效果直接导致设计的性能和逻辑门的利用效率，因此，许多可编程逻辑器件开发商都支持第三方综合和仿真工具，著名的有： Synplicity 、 Synopsys 和 ModelSim 等。 布局布线 工具利用综合生成的网表，在 FPGA 内部进行布局布线，并生成可

29、用于配置的比特流文件 （有了比特流文件就可 down 到板子里了 。布局布线工具与可编程逻辑器件工艺及其布线资源密切相关，一般由可编程逻辑器件开发商直接提供。FPGA设计软件有很多，本文主要对课题所用到的两个软件MATLAB和Quartus II进行简单介绍。Quartus II 是 Altera 公司的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。Quartus II 可以产生并识别 EDIF 网表文件、 VHDL 网表文件和 Verilog HDL 网表文件，为其他 EDA工具提供了方便的接口；可以在 Quartus II 集成环境中自动运行其他 EDA 工具。下图

30、为利用Quartus II 软件的开发流程：此外， Quartus II 软件允许您在设计流程的每个阶段使用 Quartus II 图形用户界面、EDA 工具界面或命令行界面。可以在整个流程中只使用这些界面中的一个，也可以在设计流程的不同阶段使用不同的选项。MATLAB是MathWorks公司于1982年推出的一种功能前大、交互性好的可视化计算机高级语言，它将矩阵运算、数值分析、信号处理和图形显示有机地融合在一起，形成了一个极其方便、用户界面友好的操作环境。MATLAB语言在很多工程技术领域及计算机仿真中得到了广泛的应用，在信号处理方面更具有得天独厚的优势。MATLAB软件特点：具有强大的数值

31、运算能力，具有先进的图形、图象功能，具有前大的直观解释性语法输入，具有开放的可延伸性结构，具有丰富的程序工具箱，发展很快各版本都能适应不同的操作系统。本课题中，主要应用MATLAB软件进行理论性仿真。2.3 FPGA设计应注意的问题(所有的状态机输入，包括复位、置位信号，都要用同步信号。所有的状态机输出都要用寄存器寄存输出。注意在状态机设计中不要出现死锁状态。(要用寄存器和触发器设计电路，尽量不要用锁存器，因它对输入信号的毛刺太敏感。如果坚持用锁存器设计必须保证输入信号绝对没有毛刺，且满足保持时间。 (设计译码逻辑电路时必须十分小心，因为译码器和比较器本身会产生尖峰，容易产生毛刺，把译码器或比

32、较器的输出直接连到时钟输入端或异步清除端，会造成严重的后果。(应该尽量避免隐含触发器的出现。一般要控制输出被直接反馈到输入端，采用反馈环路会出现隐含触发器，其对输入尖峰和假信号很敏感，输入端有任何变化都有可能使输出值立刻改变，此时易造成毛刺的产生，导致时序的严重混乱。一旦具有隐含的触发器，加锁存器消除毛刺是不能解决问题的。此时只有通过全面修改电路来从根本上解决。 (每一个模块中只用一个时钟，避免使用多时钟设计，同时避免使用主时钟分频后的二次时钟作为时序器件的时钟输入，因为二次时钟相对于一次时钟可能存在过大的时钟歪斜。对所有模块的输入时钟、输入信号、输出信号都用触发器或寄存器进行同步处理，即输出

33、信号直接来自触发器或寄存器的输出端。这样可以消除尖峰和毛刺信号。不论是控制信号还是地址总线信号、数据总线信号，都要采用另外的寄存器，以使内部歪斜的数据变成同步的数据。这些表面上看似乎无用的操作可以大大提高电路系统的性能。 (应该尽量避免使用延迟线，因它对工艺过程的变化极为敏感，会大大降低电路的稳定性和可靠性，并将为测试带来麻烦。(大部分FPGA器件都为时钟、复位、预置等信号提供特殊的全局布线资源，要充分利用这些资源。这样可以减少电路中的毛刺并且大大提高设计电路的性能。(不要试图用语言去综合、或等存储模块。当前的综合工具主要用于产生逻辑电路，如需要用这些模块，直接调用或例化相应的宏单元即可。(注

34、意仿真结果和实际综合的电路的不一致性。无论是时序电路还是异步逻辑电路，其行为与其仿真器结果都是不完全一样的。特别是异步逻辑电路，仿真结果将会隐藏竞争冒险和毛刺现象，与实际行为相差较远。故在FPGA设计中，对每一个逻辑门、每一行(语言，必须完全理解，不要期望仿真器替你找到错误。一个好的设计工程师要知道怎样通过修改设计来提高电路性能，而不把责任归咎于所使用的软件2.4 小结本章主要是首先简要的介绍FPGA技术的历史和发展前景，接着又重点描述了FPGA技术的应用和作用，最后也点出了FPGA设计过程中所应注意的问题。这些介绍的相关方面，为后面的核心部分来做些准备，同时也强调了FPGA器件的优越性所在和

35、不足方面，在后面的设计和实现的过程中将会扬长避短，设计出质量过关的器件。3 求模求相电路的设计原理3.1 本课题所用原理本课题所用的求模求相的方法是基于FPGA的设计方法，其设计原理也不同于其他方法，它的最重要的特点就是高精度，为了实现高精度的目的，在设计思路方面也要更好的考虑整个电路的精确度，力争在各个环节上都减小误差，尽量避免器件误差的累积，最终体现本课题所用设计思路的优点和特点。下面就将介绍本文所用的设计原理：设计原理流程图：整个电路大体上根据实现功能大体上分为2部分：求相和求模。重点部分是求模部分，它是整个电路的关键所在，也是最能体现设计思路特点的所在，在其实现的过程中对高精度的要求也

36、是最高的，所以在电路设计原理方面将对如何实现求模方面进行详细的描述，求相部分做简单的介绍。下面将对整个电路的设计原理做一一介绍：如上图所示，把整个360度分为8个区域，从0度逆时针开始：1区：045度 2区：4590 3区：90135度 4区：135180 5区：180225 6区：225270 7区：270315 8区：315360 这样方便确定所取的点的位置I/Q输入信号为16位二进制，最高位为符号位，I/Q的符号位和两者绝对值的比较值用来确定其在哪个区，I的符号位F1，Q的符号位F2 ，去掉最高位就是I/Q的绝对值，I/Q的绝对值比较值F3：|I|Q| F3=0 , |I|1，这样相位值

37、可以通递推而的。3.3 比较分析本课题所用的求模求相原理是基于FPGA的硬件实现原理，它是一种实际实现方法，在原理上更贴近实际情况，也是更适合应用在实践当中的，它的误差主要来自于硬件本身，而不在于理论上，随着硬件水平的提高这些误差是可以减小的，所以这种设计原理更有发展前途，也是更有实际用处的，它所达到的精度比较的高，正适合课题“高精度”的要求，这也是它的优越性所在。“模拟近似求模算法”和“cordic 求相算法”，它们比较偏重于理论上的实现方法，重点是在数学实现方法，对实际实现过程的各种因素考虑不多，与硬件的实际情况可能不太相符，所以说它们是理论上的算法，优点在于实现的模型比较成熟，数学基础比

38、较完善，但它的缺点也很明显：精度不高。当然硬件的实现也要借助于理论的成果，两者对硬件实现原理的完善也起到不可低估的帮助。本课题所应用的硬件实现原理比较而言是很不错的，在硬件实现方面“高精度”的优点可以明显得出，完全符合课题要求。在下一章中，将对如何硬件实现做详细的介绍。4 求相求模电路的设计和硬件实现4.1 求模求相的发展和应用数字信号处理技术迅速的发展，其中对信号进行求模求相的技术也得到了快速的发展，它广泛地应用于通信、雷达、声纳、地质勘探、图像处理、生物医学等方面。电路的主要功能是求模和求相，分别用来于测距和鉴相。一开始的求模求相电路的实现主要是来自数学方面的模拟近似算，是一个傅立叶展开的

39、，根据不同的需要展开不同的项数。求模求相电路这两大功能集中应用于雷达的信号处理方面，可以说雷达信号处理技术的需求就是求模求相电路的发展动力。雷达的基本功能是发现目标并测定其坐标。通常它是通过向空间发射某种特定的信号，然后接收并处理目标的回波信号来实现的。处理雷达的信号，测定目标的距离和坐标，就是通过求模求相电路来实现的。随着雷达处理信号的精确度的提高，求模求相电路的精度也在提高。在雷达发展的初期，关于如何设计雷达接收机使之对脉冲或连续波信号获得最佳的信噪比就进行了大量的研究 。这时候对求模求相的要求还不是很高，1943 年诺思（North ）提出匹配滤波器理论，大大推动了雷达检测能力的提高，求

40、模求相也得到了进一步的发展，1950 年伍德沃德（Woodward ）把香农（Shannon ）基础信息论推广应用于雷达信号检测，稍后出现了基于统计判决的许多最佳准则检测方法，它们标志着经典雷达信号检测理论的形成。1953 年伍德沃德又在其著名的 概率论和信息论在雷达中的应用 著作中提出了雷达模糊原理，并首次建立波形设计思想，这不仅有力促进了雷达信号理论的发展，也为雷达信号处理奠定了基础，求模求相也用开始用数学方法进行计算了。20 世纪50 年代末，在实现了雷达信号最优统计处理的前提下，典型的脉冲雷达在同时提高作用距离、距离测量精度及分辨力方面愈来愈呈现不可克服的矛盾，这就导致了今日通称为脉冲

41、压缩技术的需求，这时候求模求相电路的理论就发展到对数学公式的展开上去了，精度进一步的提高。后来随着硬件条件的发展，求模求相电路飞速的发展。4.2 求摸求相的步骤输入信号ii_std,qq_std为16位，求它们的绝对值，就是去掉最高位的符号位，正数的绝对值就可以得到，负数就是-1后再取反，ii,qq输出的是绝对值，i_g,q_g分别输出ii_std,qq_std的最高位即符号位，以便下面求相，下面是生成的器件图：仿真图：分析：由上图可以看到结果中有延迟的出现，最前端的0的出现是由于器件的延迟而来的，从第二个周期开始基本上符合仿真前的理论结果，达到了预期的效果，验证成功。能够实现求绝对值，为后面

42、的部分做准备。实际上选大电路就是一个比较器，主要功能是接受前面的绝对值，经过比较，在MAX端口输出大的，在MIN端口输出小的，ii,qq为15位的输入信号，是前面模块所求的绝对值，maxmun,minmun分别是比较结果中的15位的大数和小数，ss是ii与qq的比较结果，当iiqq时，ss=0,ii 时， ss=1.ss 是用来和 ii 与 qq 的符号位联合确定，信号所在区。 下图是生成的器件： 仿真图分析：仿真图可以验证器件功能实现的如何，从上图中可以看到，仍然有少许毛刺出现，但总体上不影响仿真结果，可以很好的反映选大电路的结果，误差保持在允许范围内，器件功能验证成功。本部分如上章求相的原

43、理，把整个2分成8个区间，用0到7来表示，i_g,q_g分别是输入信号ii_std和qq_std的符号位，ss是ii_std和qq_std的比较结果，这3个数值来确定信号所在的区间，下面为成的器件：仿真图分析：从上面的仿真图可以很清楚看出结果符合预计的目标，没有出现毛刺，实现的成功，满足要求，在时钟信号的选择上有点问题还有待解决，为后面求相进一步的准备。八级除法电路实际上是一个除法器，它的主要功能是接收选大电路的MAX，MIN信号，实现小数除以大数，结果输出一个tg数值，以便后面通过ROM器件，求出，确定角度，和前面I/Q的最高位一起帮助确定相位，同时也可以由tg，通过RON器件求出sin,c

44、os. sin,cos在后面的步骤中将用在求模的过程中，本器件也是这些步骤中比较难的部分，难点在于怎么控制输出的数据的位数。这里采用先放大后缩小的方法来实现数据位数的转换，在实现的过程中，可以很好的解决课题要求。下面是生成的器件：仿真图分析：仿真说明器件功能，被除数num先乘以256，再除除数denom，得到余数remain和tg.num为前面的小数，denmon为大数。程序：LIBRARY ieee;LIBRARY lpm;ENTITY div ISPORT(num : IN STD_LOGIC_VECTOR (14 DOWNTO 0;denom : IN STD_LOGIC_VECTOR

45、(14 DOWNTO 0;tg : buffer STD_LOGIC_VECTOR (7 DOWNTO 0;remain : OUT STD_LOGIC_VECTOR (14 DOWNTO 0;END div;ARCHITECTURE SYN OF div ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (22 DOWNTO 0;SIGNAL sub_wire1 : STD_LOGIC_VECTOR (14 DOWNTO 0;signal quotient : STD_LOGIC_VECTOR (22 DOWNTO 0;signal numer : std_logi

46、c_vector (22 downto 0;COMPONENT lpm_divideGENERIC (lpm_widthn : NATURAL;lpm_widthd : NATURAL;lpm_type : STRING;lpm_nrepresentation : STRING;lpm_hint : STRING;lpm_drepresentation : STRING;PORT (denom : IN STD_LOGIC_VECTOR (14 DOWNTO 0;quotient : OUT STD_LOGIC_VECTOR (22 DOWNTO 0;remain : OUT STD_LOGI

47、C_VECTOR (14 DOWNTO 0;numer : IN STD_LOGIC_VECTOR (22 DOWNTO 0;END COMPONENT;BEGINnumer = num&00000000;quotient = sub_wire0(22 DOWNTO 0;remain 23,lpm_widthd = 15,lpm_type = LPM_DIVIDE,lpm_nrepresentation = UNSIGNED,lpm_hint = LPM_REMAINDERPOSITIVE=TRUE,lpm_drepresentation = UNSIGNEDPORT MAP (denom =

48、 denom,numer = numer,quotient = sub_wire0,remain = sub_wire1;process(quotient,tgvariable temp1 : std_logic_vector (7 downto 0;beginfor i in 7 downto 0 looptemp1 (i := quotient (i;tg (i = temp1 (i;end loop;end process;END SYN;ROM器件的生成是比较程序化，tg,sin,cosROM器件的生成过程都差不多，下面就以cos为例介绍ROM，先用MATLAB生成MIF文件，再在Quartus II调用MIF生成ROM器件。MATLAB程序如下：function b=mifwj(a,c,b%本程序用来生成mif文件 logner编制%参数 a 待存的数字变量% c文件名mif% b待存数字的二进制位数m,n=size(a;fp1=fopen(c,wt+;fprintf(fp1,depth=;fprintf(fp1,num2str(n;fprintf(fp1,;n;fprintf(fp1,width=;fprintf