第5章存储器技术2

1、人一能之，已百之；人一能之，已百之；人十能之，已千之；人十能之，已千之；第第5 5章章 存储器技术存储器技术5.1 5.1 存储器分类与性能指标存储器分类与性能指标5.2 5.2 只读存储器只读存储器5.3 5.3 随机存储器随机存储器5.4 5.4 高速缓冲存储器高速缓冲存储器5.5 5.5 虚拟存储器及其管理技术虚拟存储器及其管理技术5.6 5.6 存储器地址译码方式及译码电路的设计存储器地址译码方式及译码电路的设计5.7 5.7 存储器与存储器与CPUCPU的连接的连接 存储器存储器是计算机用来存放数据和程序的部件是计算机用来存放数据和程序的部件 微型计算机系统对存储器的要求是微型计算机

2、系统对存储器的要求是容量大、速度快、成本低容量大、速度快、成本低，但三者在同一存储起中不可兼得但三者在同一存储起中不可兼得 内存内存指得是能被指得是能被CPUCPU直接访问的主存储器和高速缓冲存储器直接访问的主存储器和高速缓冲存储器5.1 5.1 存储器分类与性能指标存储器分类与性能指标 5.1.1 5.1.1 内存和外存内存和外存 按存储器用途分类，可以分成内部存储器和外部存储器。按存储器用途分类，可以分成内部存储器和外部存储器。 1.1.内部存储器内部存储器 内部存储器位于计算机主机的内部，用来存放当前正在内部存储器位于计算机主机的内部，用来存放当前正在使用的或经常使用的程序和数据，使用的

3、或经常使用的程序和数据，CPUCPU可直接对它进行访问。可直接对它进行访问。内存的存储速度较快，一般由半导体存储器件构成。内存的存储速度较快，一般由半导体存储器件构成。 2.2.外部存储器外部存储器 外部存储器也称为外存，是辅助存储器，外存的特点是外部存储器也称为外存，是辅助存储器，外存的特点是大容量，所存的信息既可以修改，也可以保存，存取速度较大容量，所存的信息既可以修改，也可以保存，存取速度较慢，要有专用的设备来管理。慢，要有专用的设备来管理。 5.1.2 5.1.2 半导体存储器的分类半导体存储器的分类v半导体存储器按照半导体存储器按照制造工艺制造工艺和和存取方式存取方式进行分类进行分类

4、按按制造工艺制造工艺分类分类: :分为双极型和分为双极型和MOSMOS型型 双极型特点：速度快、但集成度低、功耗大、价格偏低。双极型特点：速度快、但集成度低、功耗大、价格偏低。按按存取方式存取方式分类分类: :分为分为RAMRAM和和ROMROM 5.1.3 5.1.3 半导体存储器的性能指标半导体存储器的性能指标 衡量半导体存储器的衡量半导体存储器的性能指标性能指标有：存储容量、有：存储容量、存储速度、功耗、可靠性、价格、性价比、体积、存储速度、功耗、可靠性、价格、性价比、体积、重量、电源种类等。重量、电源种类等。5.2 5.2 只读存储器只读存储器 只读存储器只读存储器ROMROM是指在机

5、器运行期间，只能读出事先写入的是指在机器运行期间，只能读出事先写入的信息，而不能将信息写入其中的存储器。它主要用来保存固信息，而不能将信息写入其中的存储器。它主要用来保存固定的程序和数据。定的程序和数据。 5.2.1 EPROM5.2.1 EPROM 比较典型的比较典型的EPROMEPROM芯片有：芯片有： Intel2716(2KIntel2716(2K8)8)、 Intel2764(8KIntel2764(8K8) 8) 、 Intel27512(64KIntel27512(64K8)8)等。它们皆为双列直插式芯片等。它们皆为双列直插式芯片 1 1EPROMEPROM的工作原理的工作原理

6、EPROMEPROM的编程过程的编程过程是对某些单元写入是对某些单元写入“0”0”的过程，的过程，EPROMEPROM在初始状态下，所有的位均为在初始状态下，所有的位均为“1”1”，写入时只能将，写入时只能将“1”1”改变为改变为“0”0”，用紫外光照后才能将，用紫外光照后才能将“0”0”变为变为“1”1”。信息可以长期保存。保存的时间，与芯片所处的温度、光照信息可以长期保存。保存的时间，与芯片所处的温度、光照等环境有关。等环境有关。例如例如在在2020的温度下信息可保存的温度下信息可保存1010年以上；若年以上；若将芯片置于紫外灯下照射，则信息将在几十分钟内丢失。将芯片置于紫外灯下照射，则信

7、息将在几十分钟内丢失。2 2典型的典型的EPROMEPROM芯片介绍芯片介绍 Intel2764Intel2764的容量为的容量为8K8K8 8，Intel2764Intel2764芯片各引脚图如下：芯片各引脚图如下：引脚功能引脚功能工作方式工作方式27642764与与CPUCPU连接连接5.2.2 EEPROM5.2.2 EEPROM EEPROMEEPROM的典型芯片有的典型芯片有: :Intel2816/2817Intel2816/2817、2816A/2817A2816A/2817A（2K2K8 8）和）和2864A2864A（8K8K8 8）。）。1 1EEPROMEEPROM的工作

8、原理的工作原理 EEPROMEEPROM为电可擦除可编程的只读存储器，它比为电可擦除可编程的只读存储器，它比EPROMEPROM使使用方便。它可以以字节为单位进行内容改写，而且无用方便。它可以以字节为单位进行内容改写，而且无论是字节还是整片改写，均可在应用系统中在线进行。论是字节还是整片改写，均可在应用系统中在线进行。擦除操作一般是在写入过程中自动完成，但擦除、改擦除操作一般是在写入过程中自动完成，但擦除、改写时间较读取时间长，约为写时间较读取时间长，约为10ms10ms（读取时间是（读取时间是200250ns200250ns），且写入次数有限，约为几百次到几万次。），且写入次数有限，约为几百

9、次到几万次。2 2典型的典型的EEPROMEEPROM芯片介绍芯片介绍 Intel2864AIntel2864A为例，其引脚图如下：为例，其引脚图如下： 其最大工作电流其最大工作电流160mA160mA，维持电流，维持电流60 mA60 mA，典型读出时间，典型读出时间250ns250ns，最大写入时间最大写入时间10ms, 10ms, 用用+5V+5V供电。供电。 引脚功能图引脚功能图工作方式图工作方式图5.3 5.3 随机存储器随机存储器RAMRAM 随机存取存储器随机存取存储器RAMRAM在工作时可以随时读出或写入信息的在工作时可以随时读出或写入信息的存储器，主要用来存放当前运行的程序、

10、各种输入输出数存储器，主要用来存放当前运行的程序、各种输入输出数据、中间运算结果及堆栈等据、中间运算结果及堆栈等; ; 随机存储器可分为双极型和随机存储器可分为双极型和MOSMOS型两种。双极性型两种。双极性RAMRAM主要用主要用在高速微型计算机中，微型计算机广泛使用的是在高速微型计算机中，微型计算机广泛使用的是MOSMOS型型RAM;RAM; MOSMOS型型RAMRAM分为静态分为静态RAMRAM（SRAMSRAM）和动态）和动态RAMRAM（DRAMDRAM）两类。）两类。5.3.1 5.3.1 静态随机存储器静态随机存储器SRAMSRAM 1.1.静态静态RAMRAM组成组成 静态静

11、态RAMRAM通常由通常由地址译码器，存储矩阵，控制逻辑和三态地址译码器，存储矩阵，控制逻辑和三态数据缓冲器数据缓冲器组成。存储器芯片内部结构图如下所示：组成。存储器芯片内部结构图如下所示： v 存储矩阵存储矩阵 一个基本存储单元存放一位二进制信息，一存储器芯片中一个基本存储单元存放一位二进制信息，一存储器芯片中的基本存储单元电路按字结构或位结构的方式排列成矩阵。的基本存储单元电路按字结构或位结构的方式排列成矩阵。 字结构方式字结构方式读读/ /写一个字节的写一个字节的8 8位制作在一块芯片上，若选位制作在一块芯片上，若选中则中则8 8位信息从一个芯片中同时读出，但芯片封装时引线位信息从一个芯

12、片中同时读出，但芯片封装时引线较多。例如较多。例如1K1K的存储器芯片由的存储器芯片由1281288 8组成，访问它要组成，访问它要7 7根根地址线和地址线和8 8根数据线。根数据线。 位结构位结构是一个芯片内的基本单元做不同字的同一位。例如是一个芯片内的基本单元做不同字的同一位。例如1K1K的存储器芯片由的存储器芯片由102410241 1组成，访问它要组成，访问它要1010根地址线和根地址线和1 1根数据线。优点是芯片封装时引线较少。根数据线。优点是芯片封装时引线较少。v 地址译码器地址译码器 CPUCPU读读/ /写一个存储单元时，要先将地址送到地址总线，高写一个存储单元时，要先将地址送

13、到地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存位地址经译码后产生片选信号选中芯片，低位地址送到存储器。由地址译码器译码选中所需要的片内存储单元，最储器。由地址译码器译码选中所需要的片内存储单元，最后在读后在读/ /写信号的控制下将存储单元内容读出或写入。写信号的控制下将存储单元内容读出或写入。v 控制逻辑与三态数据缓冲器控制逻辑与三态数据缓冲器 存储器读存储器读/ /写操作由写操作由CPUCPU控制，控制，CPUCPU送出的高位地址经译码送出的高位地址经译码后，送到逻辑控制器的后，送到逻辑控制器的CSCS端。信号端。信号CSCS为片选信号，为片选信号，CSCS有效，有效，存储

14、器芯片选中，允许对其进行读存储器芯片选中，允许对其进行读/ /写操作，当读写控制写操作，当读写控制信号信号RDRD、WRWR送到存储器芯片的送到存储器芯片的R/WR/W端时，存储器中的数据端时，存储器中的数据经三态数据缓冲器送到数据总线上或将数据写入存储器。经三态数据缓冲器送到数据总线上或将数据写入存储器。CSCSCS2 2静态静态RAMRAM芯片介绍芯片介绍 常见的常见的SRAMSRAM芯片有芯片有21142114、21422142（1K1K4 4），），61166116（2K2K8 8），）， 62646264（8K8K8 8）等等. . 以以Intel2114Intel2114为例，其容

15、量为为例，其容量为1K1K4 4位，存储时间最大为位，存储时间最大为450ns450ns。 引脚功能引脚功能5.3.2 5.3.2 动态随机存储器动态随机存储器 1 1动态动态RAMRAM组成组成 动态动态RAMRAM的存储元件一般由单只或三只的存储元件一般由单只或三只MOSMOS管组成，依靠管组成，依靠MOSMOS管栅极电容的电荷记忆信息。为了不丢失信息，须在电容管栅极电容的电荷记忆信息。为了不丢失信息，须在电容放电丢失电荷信息之前，把数据读出来再写进去，相当于再放电丢失电荷信息之前，把数据读出来再写进去，相当于再次给电容充电以维持所记忆信息，这就是所谓的次给电容充电以维持所记忆信息，这就是

16、所谓的“刷新刷新”。动态动态RAMRAM集成度高，功耗低，但需增加刷新电路，因此适于构集成度高，功耗低，但需增加刷新电路，因此适于构成大容量的存储器系统。成大容量的存储器系统。 最简单的最简单的DRAMDRAM基本存储元电路由一个基本存储元电路由一个MOSMOS管管T T1 1和一个电容和一个电容C C组成。组成。 2 2DRAMDRAM的刷新的刷新 动态动态RAMRAM都是利用电容存储电荷的原理来保存信息的，由都是利用电容存储电荷的原理来保存信息的，由于于MOSMOS管输入阻抗很高，存储的信息可以保存一段时间，但时管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢

17、失，所以间较长时电容会逐渐放电使信息丢失，所以DRAMDRAM需要在预定需要在预定的时间内不断进行刷新。所谓的时间内不断进行刷新。所谓刷新刷新，就是把写入到存储单元，就是把写入到存储单元的数据读出，经过刷新放大器放大之后再写入以保存电荷上的数据读出，经过刷新放大器放大之后再写入以保存电荷上的信息。两次的信息。两次刷新的时间间隔与温度有关刷新的时间间隔与温度有关，在，在055055范围内范围内为为1ms3ms1ms3ms，典型的刷新时间间隔为典型的刷新时间间隔为2ms2ms。虽然每进行一次读。虽然每进行一次读写操作，实际上也进行了刷新，但读写操作，实际上也进行了刷新，但读/ /写操作是随机的，不

18、能写操作是随机的，不能保证内存中所有的保证内存中所有的RAMRAM单元在单元在2ms2ms中可由读中可由读/ /写操作来刷新，因写操作来刷新，因此要安排存储器刷新周期及刷新控制电路来系统地完成对动此要安排存储器刷新周期及刷新控制电路来系统地完成对动态态RAMRAM的刷新。的刷新。 常用的常用的DRAMDRAM芯片种类很多，有芯片种类很多，有Intel 2116Intel 2116（16K16K1 1）、）、21642164（64K64K1 1）等。等。 以以Intel 2164Intel 2164为例，容量为为例，容量为64K64K1 1，它的内部有，它的内部有4 4个个12812812812

19、8基本存储电路矩阵基本存储电路矩阵 引脚功能引脚功能5.4 5.4 高速缓冲存储器高速缓冲存储器 5.4.1 Cache 5.4.1 Cache的发展的发展 CPUCPU速度的提升非常快，现已比主存使用的动态速度的提升非常快，现已比主存使用的动态RAMRAM快数快数倍乃至一个数量级以上，这就导致了两者速度的不匹配。而倍乃至一个数量级以上，这就导致了两者速度的不匹配。而计算机从内存中取指和取数是最主要的操作，计算机从内存中取指和取数是最主要的操作，慢速的存储器慢速的存储器严重限制了高速严重限制了高速CPUCPU的性能的性能，影响了计算的运行速度并限制了，影响了计算的运行速度并限制了计算机性能的进

20、一步发展和提高；另一方面，由于速度与处计算机性能的进一步发展和提高；另一方面，由于速度与处理器同一数量级的理器同一数量级的高速存储器件的价格又十分昂贵，不可能高速存储器件的价格又十分昂贵，不可能大规模的使用大规模的使用，于是出现了，于是出现了CacheCache这一速度与价格的折衷产物。这一速度与价格的折衷产物。5.4.2 Cache5.4.2 Cache的工作原理的工作原理 在在主存主存-Cache-Cache存储体系存储体系中，所有的程序和数据都在主存中，所有的程序和数据都在主存中，中，CacheCache存储器只是存放贮存中的一部分程序块和数据块的存储器只是存放贮存中的一部分程序块和数据

21、块的副本，这是一种以块为单位的存储方式。副本，这是一种以块为单位的存储方式。CacheCache中的程序块和中的程序块和数据块会使数据块会使CPUCPU要访问的内容在大多数情况下已经在要访问的内容在大多数情况下已经在CacheCache存存储器中，储器中，CPUCPU的读写操作主要在的读写操作主要在CPUCPU和和CacheCache之间进行。之间进行。 Cache Cache 存储系统基本结构图存储系统基本结构图 当当CPUCPU访问主存储器时，送出访问主存单元的地址，由地访问主存储器时，送出访问主存单元的地址，由地址总线传送到址总线传送到CacheCache控制器中的主存地址寄存器控制器中

22、的主存地址寄存器MARMAR，主存，主存- -CacheCache地址转换机构从地址转换机构从MARMAR获取地址并判断该单元内容已在获取地址并判断该单元内容已在CacheCache中存有副本，如果副本已经在中存有副本，如果副本已经在CacheCache中，即命中，立即把中，即命中，立即把访问地址变换成它在访问地址变换成它在CacheCache中的地址，然后访问中的地址，然后访问CacheCache存储器，存储器，如果如果CPUCPU访问的内容根本不在访问的内容根本不在CacheCache中，即不命中，中，即不命中，CPUCPU转去直转去直接访问主存，并将包含该存储单元的一块信息装入接访问主存

23、，并将包含该存储单元的一块信息装入CacheCache。若。若CacheCache存储器已被装满，则需在替换控制部件的控制下，根据存储器已被装满，则需在替换控制部件的控制下，根据某种替换算法，用此块信息替换掉某种替换算法，用此块信息替换掉CacheCache中原来的某块信息。中原来的某块信息。5.4.3 5.4.3 地址映象地址映象 v 全相联：全相联：主存中的每一个字块可映象到主存中的每一个字块可映象到CacheCache任何一个字任何一个字块的位置上。块的位置上。v 直接映象直接映象：每个主存地址映象到：每个主存地址映象到CacheCache中的一个指定地址中的一个指定地址。 v 组相联映

24、象组相联映象：是全相联映象和直接映象的一种折衷方案。：是全相联映象和直接映象的一种折衷方案。它将存储空间分成若干组，各组之间是直接映象，而组内它将存储空间分成若干组，各组之间是直接映象，而组内各块之间则是全相联的映象。各块之间则是全相联的映象。 5.4.4 5.4.4 替换策略替换策略 常用的替换策略有两种：常用的替换策略有两种： 先进先出先进先出 FIFOFIFO策略总是把最先调入策略总是把最先调入CacheCache的字块替换出去。它不需的字块替换出去。它不需要随时记录各个字块的使用情况，实现容易。缺点是经常要随时记录各个字块的使用情况，实现容易。缺点是经常使用的块也可能由于它是最早的块而

25、被替换掉。使用的块也可能由于它是最早的块而被替换掉。 近期最少使用近期最少使用 LRULRU策略是把当前策略是把当前CacheCache中一段时间最少使用的那块字块替中一段时间最少使用的那块字块替换出去。这种替换算法需不断记录换出去。这种替换算法需不断记录CacheCache中各个字块的使中各个字块的使用情况，以便确定哪个字块是最少被使用的字块。用情况，以便确定哪个字块是最少被使用的字块。LRULRU替替换策略的平均命中率比换策略的平均命中率比FIFOFIFO要高，并且当分组容量加大时，要高，并且当分组容量加大时，能提高能提高LRULRU替换策略的命中率。替换策略的命中率。5.5 5.5 虚拟

26、存储器及其管理技术虚拟存储器及其管理技术5.5.1 5.5.1 虚拟存储器虚拟存储器 虚拟存储器的基本思想是通过某种策略把辅存中的虚拟存储器的基本思想是通过某种策略把辅存中的内容一块一块地调入主存，以给用户提供一个比实际主存内容一块一块地调入主存，以给用户提供一个比实际主存容量大得多的地址空间。通常把访问虚拟空间的指令地址容量大得多的地址空间。通常把访问虚拟空间的指令地址码称为码称为虚拟地址虚拟地址或或逻辑地址逻辑地址，把实际主存的地址称为，把实际主存的地址称为物理物理地址地址或或实地址。实地址。v 页式虚拟存储器页式虚拟存储器 将虚拟存储器与主存储器空间都划分成若干大小相同的页，将虚拟存储器

27、与主存储器空间都划分成若干大小相同的页，虚拟存储器中的页称为虚拟存储器中的页称为虚页虚页，主存储器中的页称为，主存储器中的页称为实页实页，每，每页大小固定。页大小固定。 页式虚拟存储器时的虚、实地址转换过程如下所示：页式虚拟存储器时的虚、实地址转换过程如下所示： 缺页中断处理方法：以中断方式将所需页内容调入主存。如果主存空间已满，则需在中断处理程序中执行替换算法，将可替换的主存页内容写入辅存，再将所需页调入主存； 页式虚拟存储器的优点：主存储器的利用率高，页表设置相对简单，虚地址实地址的转化非常快。 页式虚拟存储器的缺点：页面往往不能完全利用，从而产生一些碎片，并且造成一个程序段跨越几页或一页

28、中有几个程序段的现象，降低查询的效率。v 段式虚拟存储器段式虚拟存储器 段式虚拟存储器以程序的逻辑结构所自然形成的段作为主段式虚拟存储器以程序的逻辑结构所自然形成的段作为主存分配的单位来进行存储器管理，其中每个段的长度可以存分配的单位来进行存储器管理，其中每个段的长度可以不同。每个程序都有一个段表，存放程序段装入主存的状不同。每个程序都有一个段表，存放程序段装入主存的状态信息，程序执行时，要先根据段表确定所访问的虚段是态信息，程序执行时，要先根据段表确定所访问的虚段是否已在主存中。如果已在主存中，则进行虚实转换确定其否已在主存中。如果已在主存中，则进行虚实转换确定其在主存中的位置，如果不在，则

29、要先将其调入主存。在主存中的位置，如果不在，则要先将其调入主存。 段式虚拟存储器使各段之间相对独立，互不干扰。程序按段式虚拟存储器使各段之间相对独立，互不干扰。程序按逻辑功能分段，便于程序段公用和按段调用，可提高命中逻辑功能分段，便于程序段公用和按段调用，可提高命中率。但由于段长不等，虚段调往主存时，主存分配困难。率。但由于段长不等，虚段调往主存时，主存分配困难。v 段页式虚拟存储器段页式虚拟存储器 段页式存储器综合了段式虚拟存储器和页式虚拟存储器的段页式存储器综合了段式虚拟存储器和页式虚拟存储器的优点。将存储空间按程序的逻辑模块化分成段，每段又分优点。将存储空间按程序的逻辑模块化分成段，每段

30、又分成若干个页，页面大小与实存页相同，虚拟存储器和实存成若干个页，页面大小与实存页相同，虚拟存储器和实存储器之间的信息调度以页为基本传送单元。每个程序有一储器之间的信息调度以页为基本传送单元。每个程序有一张段表，每段对应一个页表，张段表，每段对应一个页表，CPUCPU访问时，段表指示每段访问时，段表指示每段对应的页表地址，每一段的页表确定所在实存空间的位置，对应的页表地址，每一段的页表确定所在实存空间的位置，最后与页表内地址拼接确定最后与页表内地址拼接确定CPUCPU要访问的单元实地址。要访问的单元实地址。5.6 5.6 存储器地址译码方式及译码电路的设计存储器地址译码方式及译码电路的设计 v

31、 存储器的地址译码存储器的地址译码包括两方面内容：一是高位地址线译码，包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元。地址译码器选择存储单元。v 常见的常见的片选控制信号的译码方法片选控制信号的译码方法有全译码法、部分译码法有全译码法、部分译码法和线选法等。常用的译码设备有门电路全译码电路和译码和线选法等。常用的译码设备有门电路全译码电路和译码器译码电路两种。器译码电路两种。5.6.1 5.6.1 存储器译码电路的设计存储器译码电路的设计门电路全译码电路门电路全译码电路 芯片芯片27

32、642764（8K8K8 8位）位）在高位地在高位地A A1919AA1313= =00110010011001被选中被选中时，其地址范围为时，其地址范围为32000H33FFFH32000H33FFFH。2. 2. 译码器译码电路译码器译码电路 用用74LS13874LS138译码器译码。高位地址译码器译码。高位地址A A1919AA1313= =00110010011001时被选时被选中时，其地址范围是中时，其地址范围是32000H33FFFH32000H33FFFH。5.6.2 5.6.2 存储器地址译码方式存储器地址译码方式 1.1.全译码法：全译码法：指将地址总线中除片内地址以外的全

33、部高位地址指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。接到译码器的输入端参与译码。 例例5-15-1 设设CPUCPU寻址空间为寻址空间为64KB64KB（地址总线为（地址总线为1616位），存储器位），存储器由由8 8片片8K8K8 8的芯片组成。则其全译码地址选择方式连线的芯片组成。则其全译码地址选择方式连线图图5-5-1919如图所示。如图所示。 v 则这则这8 8片芯片所占的地址空间分别为：片芯片所占的地址空间分别为： 第一组：地址范围为第一组：地址范围为0000H1FFFH0000H1FFFH 第二组：地址范围为第二组：地址范围为2000H3FFFH2000

34、H3FFFH 第三组：地址范围为第三组：地址范围为4000H5FFFH4000H5FFFH 第四组：地址范围为第四组：地址范围为6000H7FFFH6000H7FFFH 第五组：地址范围为第五组：地址范围为8000H9FFFH8000H9FFFH 第六组：地址范围为第六组：地址范围为A000HBFFFHA000HBFFFH 第七组：地址范围为第七组：地址范围为C000HDFFFHC000HDFFFH 第八组：地址范围为第八组：地址范围为E000HFFFFHE000HFFFFHv 采用采用全译码法全译码法。每个存储单元的地址都是唯一的，不存在。每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。地址重叠，但译码电路较复杂，连线也较多。 2.2.部分译码法：部分译码法：是将高位地址线中的一部分（非全部）进是将高位地址线中的一部分（非全部）进行译码，产生片选信号。该方法常用于不需要全部地址空行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力。间的寻址能力。例例5-25-2 设设CPUCPU地址总线为地址总线