微型机的中央处理器CPU

1、第三章第三章 中央处理器中央处理器CPU 3.1 CPU概述 3.2 CPU的主要技术参数 3.3 微处理器中所采用的新技术 3.4 CPU的生产过程 3.5 CPU的封装与接口类型 3.6 CPU的内核 3.7 其他CPU介绍3.1 CPU概述概述 1971年1月，Intel公司的霍夫研制成功世界上第一块4位微处理器芯片Intel 4004，标志着第一代微处理器问世，微处理器和微机时代从此开始。 4004包含2300个晶体管 尺寸规格为3mm4mm计算性 能远远超过当年的ENIAC。X86X86系列及兼容系列及兼容CPUCPU X86指令集是Intel公司为其第一块16位CPU（8086）专

2、门开发的 虽然随着CPU技术的不断发展，Intel陆续研制出更新型的80386、80486、直到今天的CORE，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。 另外除Intel公司之外，AMD、Cyrix、VIA等厂家也曾相继生产出能使用X86指令集的CPU，形成了今天庞大的X86系列及兼容CPU阵容。 3.1 CPU概述概述PCPC机机CPUsCPUs出现年代出现年代晶体管数目晶体管数目第一代第一代8086 8086 和和 808880881978-811978-8129

3、,00029,000第二代第二代802868028619841984134,000134,000第三代第三代80386D80386D和和 80386SX80386SX1987-881987-88275,000275,00080486SX80486SX、 80486DX,80486DX,80486DX280486DX2和和 80486DX480486DX4PentiumPentium1993-951993-953,100,0003,100,000第五代第五代Cyrix 6X86Cyrix 6X8619961996-AMDAMD K5 K519961996-IDTIDT WinChipWinChi

4、p C6C6199719973,500,0003,500,000Pentium MMXPentium MMX199719974,500,0004,500,000IBM/CyrixIBM/Cyrix 6x86MX 6x86MX199719976,000,0006,000,000IDT WinChip2 3DIDT WinChip2 3D199819986,000,0006,000,000Pentium ProPentium Pro199519955,500,0005,500,000AMD K6AMD K6199719978,800,0008,800,000Pentium IIPentium II

5、199719977,500,0007,500,000AMDAMD K6-2 K6-2199819989,300,0009,300,000Mobile Pentium IIMobile Pentium II27,400,00027,400,000Pentium IIIPentium III9,300,0009,300,000AMDAMD K6-3 K6-3? ?Pentium III CuMinePentium III CuMine28,000,00028,000,000AMD Athlon ThunderbirdAMD Athlon Thunderbird2000200037,000,0003

6、7,000,000Pentium 4Pentium 442,000,00042,000,000第四代第四代1990-921990-921,200,0001,200,000第五代改进型第五代改进型第六代第六代第六代改进型第六代改进型19991999第七代第七代 CPU（Central Processing Unit，中央处理器）发展出三个分支：DSP（Digital Signal Processor，数字信号处理）MCU（Micro Control Unit，微控制器单元）MPU（Micro Processor Unit，微处理器单元） 面向控制应用面向控制应用的，称为微控制器微控制器，MCU,

7、又称单片微型计算机(Single Chip Microcomputer)，简称“单片机”将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。 MCU最大特点在于它的通用性，适合不同信息源的多种数据的处理诊断和运算，侧重于控制如8051、PIC、68HC12、AVR等3.1 CPU概述概述 MPU面向通用数据处理，不带外围器件（例如存储器阵列），是高度集成的通用结构的处理器 通常讲的CPU主要是这一类 X86,ARM,MIPS DSP面向数字信号处理 DSP运算能力强，擅长很多的重复数据运算 如TI、ADI、Freesc

8、ale、NEC的DSP 图形处理器GPU3.1 CPU概述概述3.2 CPU3.2 CPU的主要技术指标的主要技术指标位、字节和字长总线宽度地址总线宽度、数据总线宽度时钟频率主频、外频和倍频、 超频运行工作电压制造工艺3.2.1 3.2.1 位、字节和字长位、字节和字长位： 二进制位，“0”或“1”。字节：8位二进制位字： 两个字节字长：CPU运算器一次处理的二进制数的位数，常见的有1、4、8、16、32、64位15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0字字字节字节位位3.2.2 地址总线宽度、数据总线宽度地址总线宽度、数据总线宽度 地址总线宽度 地址总线宽度决

9、定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。 对于宽度为32位地址线，最多可以直接访问4GB的物理空间。 数据总线宽度 数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。3.2.3 3.2.3 时钟频率时钟频率时钟频率：周期性脉冲信号的频率，单位Hz。主频：工作频率，CPU内核的实际运行频率。外频：前端总线频率或系统总线时钟频率，由主板提供的时钟频率，是内存等的工作频率。倍频系数：主频=外频倍频系数超频运行：使CPU工作在高于额定工作频率频率越高、功耗越高外频外频主频主频3.2.

10、4 工作电压工作电压 CPU正常工作所需的外加电压，电压越低功耗越小、运行速度越高。 早期（286486时代）一般为5V，CPU的发热量大，寿命短。 近年来CPU的工作电压有逐步下降的趋势笔记本专用CPU工作的电压更低，0.8V1.5V3.2.5 制造工艺制造工艺 集成电路的制造工艺称为制程 目前大部分为CMOS工艺 线宽芯片上最基本功能单元（门电路）的宽度，也是指集成电路中最小线条的宽度，衡量制程的先进性 目前采用铜连线，导电性更好，可以提高运行频率 线宽越窄、工艺越先进、集成度越高、功耗越低 龙芯3为65nm（意法半导体代工）3.2.5 制造工艺制造工艺 Intel制造工艺发展图Sandy

11、 BridgeIvy BridgeCoppermine核核心心的的Pentium Celeron赛扬赛扬Pentium 13380286常见处理器性能参数常见处理器性能参数型号工艺频率功耗Core i7-4930KIvy bridge-E (22 nm)3.4 GHz 6 Cores130 WCore i7-4930MXIvy Bridge (22 nm)3.00 3.90 GHz57 WCore i7-4500UIvy Bridge (22 nm)1.80 3.00 GHz15 WAtom E3845(64位)Bay Trail (22 nm)1.91 GHz 8Cores10 WFX-95

12、90Piledriver (32 nm)4.7 5 GHz220 WA10-7850K28 nm3.7 4GHz95 WGeForce GTX 780kepler(28nm)0.8GHz1GHz250WGeForce GTX 780Mkepler(28nm)823MHz122WRadeon HD 8990 28nm950MHz375WApple A7 (64位)28 nm1.3 GHz2 Cores最高8WTegra 428 nm1.9GHz4 Cores4-8WMSM897428 nm2.26 GHz 4 Cores最高8W Cortex-M090nm48 MHz13.36 W/MHz3.3

13、 提高提高CPU性能的先进技术性能的先进技术 流水线与超标量结构 乱序执行技术 高速缓存 扩展指令集 64位技术 超线程技术 可信任执行技术 虚拟化技术 多核心技术1 1 流水线与超标量结构流水线与超标量结构 指令的执行过程：1) 取指令IF：从内存读取一条指令。2) 译码ID：将指令翻译成操作命令。3) 取操作数MEM：从内存中读取执行该指令所需的操作数。4) 执行指令EX：CPU某个部件执行这条指令。5) 回写WB：将执行的结果送回内存或寄存器中指令执行过程指令执行过程 串行执行串行执行：一条指令必须在前一条指令的五个步骤执行完后才能执行下一条指令。每个步骤需要一个周期，5个周期完成一条指

14、令 流水线技术（流水线技术（PipelinePipeline）: 让多条指令的各步操作重叠，从而实现几条指令并行处理的技术。程序中的指令仍是一条条顺序执行，但CPU内部，在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。取指令IF译码ID取操作数MEM执行指令EX回写WB指令流水线指令流水线的的执行过程执行过程指令1指令2指令3指令4指令51 2 3 4 5 6 7 8 9IFIDIFMEMIDIFEXMEMIDIFWBEXMEMIDIFWBEXMEMIDWBWBEXMEMWBEX在在一一个周期个周期完成一条指令，因此完成一条指令，因此提高了提高了CPU的运的运算速度算速度 时钟时钟周

15、期周期流水线技术（流水线技术（Pipeline）Intel在在486中首次使用中首次使用Intel Prescott核心的核心的P4有有31级流水级流水大多数处理器的流水线级数为大多数处理器的流水线级数为7或或10，某些单片，某些单片机（机（AVR或或8051）采用）采用2级流水级流水龙龙芯芯2号为号为9级级ARM Cortex-A系列为系列为8-13级级超标量技术（超标量技术（superscalarsuperscalar）在CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。 采用超标量技术的CPU集成了多个ALU、多个FPU、多个译码器，以并行处理的

16、方式来提高性能Pentium是Intel家族中最早采用超标量结构的处理器超标量技术（超标量技术（superscalarsuperscalar）2.乱序执行技术乱序执行技术 乱乱序执行序执行（out-of-order）：CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路执行。 在顺序执行顺序执行(in-order)中，一旦遇到指令依赖的情况，流水线就会停滞，如果采用乱序执行，就可以跳到下一个非依赖指令并执行它。这样，使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。 3 3 高速缓存（高速缓存（CacheCache）技术）技术C

17、PU的运算速度与主存的读写速度不匹配CPU的运算速度比主内存的读写速度要快得多，使得CPU在访问内存时要花很长时间来等待内存的操作，这种空等造成了系统整体性能的下降。在CPU与主存间加入容量较小、与CPU速度相当的SRAM（静态存储器）Cache全部技术由硬件实现，对应用程序和系统程序员均透明。内存带宽比较内存带宽比较CacheCache的的工作工作原理原理 对大量典型程序运行情况的分析表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。称为程序访问的局部性。 时间局部性：如果一个存储项被访问，则可能该项会很快被再次访问。 空间局部性：如果一个存储项被访问，

18、则该项及其邻近的项也可能很快被访问。 Cache的工作原理是基于程序访问的局部性 Cache储存了主内存的映象，通过访问Cache 来完成数据的读写。CacheCache的的工作原理工作原理CacheCache的性能参数的性能参数命中率：命中的访问次数和总访问次数之比命中时间：访存Cache的时间失效率：失效的访问次数和总访问次数之比失效时间：访问存储器的时间 Cache的容量大：命中率高、命中时间长当超过一定值后，命中率随容量的增加并不会有明显地增长小：命中率低、命中时间短。CacheCache的分级体系设计的分级体系设计在Cache设计中，为了提高命中率，降低成本通常采用分级结构。目前大多

19、桌面处理器采用三级Cache嵌入式多媒体处理器大多采用2级CacheMCU大多无Cache或1级Cache一级Cache采用哈佛结构Instruction Cache（指令缓存）Data Cache（数据缓存）离CPU越近的Cache，容量越小，速度越快CPUCPU中中CacheCache技术的实现技术的实现 现在的CPU将三级缓存全部集成到CPU芯片内。 多核CPU通常为每个核配有独立的一级和二级缓存，以及各核之间共享三级缓存。Cache对性能的影响对性能的影响 Cache的容量决定了处理器的价格与性能 Cache的容量受限于成本型号型号Cache规格规格A7L1 cache：Per cor

20、e: 64 KB instruction + 64 KB dataL2 cache ：1 MB sharedL3 cache：4 MBTegra3每个核心：每个核心：L1: 32 KB instruction + 32 KB data, L2: 1 MB骁龙骁龙800每个核心：每个核心：L1: 32 KB instruction + 32 KB data, L2: 1 MBAtom Z2580每个核心：每个核心：L1: 32 KB instruction + 24 KB data, L2: 0.5 MBMT6589每个核心：每个核心：L1: 32 KB instruction + 32 KB

21、data, L2: 1 MBK3v2每个核心：每个核心：L1: 32 KB instruction + 32 KB data, L2: 1 MB4. 4. 扩展指令集扩展指令集从P MMX开始，Intel和AMD的处理器在X86指令集的基础上各自开发了扩展指令集。包含对多媒体、3D处理等方面的支持需要软件支持Intel MMX技术是SIMD 技术在奔腾的具体实现处理定点数据4种新的数据类型8个64位宽的MMX寄存器57条新指令MMXMMX的的SIMDSIMDX=(1, 2, 3, 5, 8, 9, 0, 5)X=(1, 2, 3, 5, 8, 9, 0, 5)Y=(1, 2, 3, 5, 8,

22、 9, 5, 7)Y=(1, 2, 3, 5, 8, 9, 5, 7)Z=(2, 4, 6, 10,16,18,5,12)Z=(2, 4, 6, 10,16,18,5,12)+ + + + + + + + + + + + + + +8 8个加法器个加法器“SIMD”型指令型指令 一条指令可处理多个数据一条指令可处理多个数据MMXMMX的的“饱和运算饱和运算”原信号波形原信号波形(无符号数无符号数)原信号波形经过原信号波形经过非饱和运算放大非饱和运算放大原信号波形经过原信号波形经过饱和运算放大饱和运算放大 当运算结果超出最大值时按最大值运算当运算结果超出最大值时按最大值运算当运算结果低于最小值时

23、按最小值运算当运算结果低于最小值时按最小值运算MMXMMX的的“积和运算积和运算”63 48 47 32 31 16 15 0a a0 0a a1 1a a2 2a a3 3b b0 0b b1 1b b2 2b b3 3b b0 0a a0 0b b1 1a a1 1b b2 2a a2 2b b3 3a a3 3+“积和运算积和运算” 执行：乘法运算执行：乘法运算+加法运算加法运算扩展指令集名称名称年代年代新指令新指令说明说明MMX1996 P557基于基于64位运算的整型位运算的整型SIMD指令指令3D-NOW1998 K621加速对象是的浮点运加速对象是的浮点运 算，主要针对三维建模、

24、算，主要针对三维建模、坐标变换和效果渲染等坐标变换和效果渲染等SSE1999 P670提高处理器浮点性能、提升图像处理、提高处理器浮点性能、提升图像处理、3D运运算、多媒体处理等应用能力算、多媒体处理等应用能力SSE22001 Netburst 144扩充扩充SSE，MMX的的128位扩展，可取代位扩展，可取代MMXSSE部分主要负责处理浮点数，而部分主要负责处理浮点数，而MMX部分部分则专门计算整数则专门计算整数SSE32004 Netburst 13超线程性能增强超线程性能增强SSSE32006 Core16SSE42006 Core54分为两个子集：分为两个子集：SSE4.1，Core构

25、架下共构架下共47条条指令；指令；SSE4.2，Nehalem构架下共构架下共7条指令条指令5. 64位技术位技术 使用64位技术运算有两大优点：可以进行更大范围的运算支持更大容量的内存但是要注意的是，不要看表面64 位是32位两倍，就简单的认为64位处理器的性能是32位处理器性能的两倍。5. 64位技术位技术6464位处理器模型（黑色代表指令、白色位处理器模型（黑色代表指令、白色代表数据、灰色为数据通道）代表数据、灰色为数据通道）5. 64位技术位技术AMD处理器的64位技术称为X86-64（2004年）使AMD处理器可兼容原来的32位的X86软件，并同时支持X86-64的扩展64位计算，并

26、且具有64位的寻址能力，使得它成为真正的64位X86构架处理器。Intel的64位技术称为EM64T（2005年）全称Extended Memory 64 Technology，即扩展64bit内存技术。EM64T是Intel IA-32架构的扩展，也称IA-32eEM64T特别强调的是对32 bit和64 bit的兼容性。Intel纯64位技术为IA-64安腾处理器，服务器专用不兼容32位程序6. 超线程技术超线程技术一个程序称为一个进程(process)线程（thread）是在一个程序中可被独立运算处理的那部分程序，它可以和其他部分程序在同一时刻被运算处理。 线程与进程通常存在着多对一的关

27、系。超线程技术(Hyper-Threading Technology)：Intel在2002年发布的一项技术，用于Xeon和奔4处理器中一个物理CPU模拟成两个逻辑CPU，也就是一个物理核心，两个逻辑线程，在一单位时间内处理两个线程的工作。之后在Intel Core i7中发展为 Simultaneous Multi-Threading (SMT)6. 超线程技术超线程技术在运行针对超线程技术做过优化的操作系统及软件时，CPU的处理能力将有30%以上的提高。超线程的实质也是多利用CPU内的空闲资源7. 可信任执行技术可信任执行技术Trusted Execute Technology（TXT）技

28、术，是Intel研发的一项新的安全技术。通过使用可信平台模块（Trusted Platform Module，TPM），可以有效确保用户计算机免受各种安全威胁。TXT技术使用硬件密钥和子系统来控制电脑内部的资源，并决定谁或什么程序将被允许访问或拒绝访问这些资源。TXT技术将提供的功能包括程序执行保护 、加密存储 、受保护的输入 、受保护的图形 、受保护的发布、自我证明等8. 虚拟化技术虚拟化技术 虚拟化技术允许一个平台运行多操作系统并且应用程序都可以在独立的空间内运行而互不影响。 虚拟化前虚拟化前虚拟化后虚拟化后 软件必须与硬件相结合软件必须与硬件相结合 每台机器只能每台机器只能 运行单一的操

29、作系统运行单一的操作系统 每个操作系统有一个或多个应用程序每个操作系统有一个或多个应用程序负载（通常只有一个）负载（通常只有一个） 增加虚拟化层增加虚拟化层 裸金属架构裸金属架构 每台机器上有多个操作系统和多个应每台机器上有多个操作系统和多个应用用负载负载 windows下的虚拟机软件 Vmware、 VirtualBox（开源）8. 虚拟化技术虚拟化技术XP中虚拟运行ubuntu虚拟多个win XP8. 虚拟化技术虚拟化技术XP中虚拟运行MAC MAC下的Parallels虚拟机软件8. 虚拟化技术虚拟化技术MAC中虚拟运行win79. 多核心技术多核心技术 两个或多个独立运行的内核集成于同

30、一个处理器上面 双核处理器 =一个处理器上包含2个内核 多核处理器 = 一个处理器上包含2个或多个内核 早在上个世纪末，HP和IBM就成功推出了拥有双内核的HP PA8800和IBM Power4处理器。 Sun也在2003年10月发表双核心Ultra SPARC 处理器 由于服务器价格高、应用面窄，没有引起广泛的注意9. 多核心技术多核心技术双核双核是CMP（Chip Multi Processors，单芯片多处理器）中最基本、最简单、最容易实现的一种类型双核：在一块CPU基板上集成两个处理器核心，并通过并行总线将各处理器核心连接起来。双线程：处理器的运行起来象是一个双处理器架构，但实际上只

31、是一个单处理器架构。软件必须进行专门的设计才能够充分利用多个核心双核技术双核技术 VS. 超线程技术超线程技术 双核是真正意义上的双处理器 不会发生资源冲突 每个线程拥有自己的缓存、寄存器和运算器 双核处理器不等于性能加倍 双核不一定会使你的电脑时钟速度更快 但将提高PC的整体性能 双核技术与HT技术在性能上的对比 Ex 1: 两个floating point线程 (Smithfield client) 每个线程拥有自己的FPU, 没有资源冲突 尽管性能上没有提升太多，但仍然优于HT Ex 2: 一个integer线程与一个floating point线程 性能大幅度提升 没有资源冲突单核超线

32、程Pentium 4)一个整数运算线程和一个浮点运算线程L2 Cache and ControlL2缓存控制器 L1 D-Cache and D-TLBSchedulers整数单元Trace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLB浮点单元处理器上同时执行两个没有资源冲突的线程单核超线程(Pentium 4)两个浮点运行线程L2 Cache and ControlL2缓存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesB

33、TBuCodeROM33DecoderBTB & I-TLBFloatingPoint如果两个线程有资源冲突，则不能不能同时执行双核无超线程(Pentium D Processor )两个浮点处理线程L2 Cache and ControlL2缓存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLBFloatingPointL2 Cache and ControlL2缓存控制器 L1 D-Cache and D-TLBSchedulers

34、IntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLBFloatingPoint由于有两个浮点处理单元，所以可以同时执行两个浮点处理线程双核超线程(双核 Pentium Processor Extreme Edition )Supports HT两个整数线程和两个浮点线程L2 Cache and ControlL2缓存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBT

35、B & I-TLBFloatingPointL2 Cache and ControlL2缓存控制器 L1 D-Cache and D-TLBSchedulersIntegerTrace CacheRename/Allocuop QueuesBTBuCodeROM33DecoderBTB & I-TLBFloatingPoint双核与超线程一起可以支持同时执行4个线程9 9 多核心技术多核心技术四核四核9. 多核心技术多核心技术四四核核4核心龙芯3A架构图Intel 80核心处理器核心处理器处理器为32位、非x86架构，主频3.16GHz，电压0.95V，浮点运算能力1.01TFlops(每秒万

36、亿次)，相当于1万颗10年前的Pentium Pro，而功耗不过62W，是四核心Xeon X5355 2.66GHz的大约一半，而后者的浮点运算能力估计为50-60GFlops(每秒十亿次)。3.4 CPU生产过程生产过程 1.硅提纯在硅提纯的过程中，原材料硅将被熔化，并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种，以便硅晶体围着这颗晶种生长，直到形成一个几近完美的单晶硅。硅纯度 99.9999。3.4 CPU生产过程生产过程 2.切割晶圆（wafer） 用机器从单晶硅上切割下一片事先确定规格的硅晶片，并将其划分成多个细小的区域，每个区域都将成为一个CPU的内核。 一般来说，晶圆切得越薄，

37、相同量的硅材料能够制造的CPU成品就越多。3.4 CPU生产过程生产过程 3.影印在经过热处理得到硅氧化物层上涂上一种光阻物质，紫外线能过印制着CPU复印电路结构图样的查模板照射基片，被紫外线照射的地方光阻物质溶解而为了避免让不需要被曝光的区域也受到光的干扰，必须制作遮罩来遮蔽这些区域。这是个相当复杂的过程，每一个遮罩的复杂程度得用10GB数据来描述。3.4 CPU生产过程生产过程 4.蚀刻用溶剂将紫外线照射过的光阻物清除，然后再采用化学处理方式，把没有覆盖光阻物质部分的硅化物氧化物层刻掉。然后把所有的光阻物清除，就得到了有沟的硅基片。3.4 CPU生产过程生产过程 5.分层 加工新的一层电路

38、，再次生长硅氧化物，然后沉积一层多晶硅，涂敷光阻物质，重复影印、蚀刻过程，得到含晶硅和硅氧化物的沟槽结构。 3.4 CPU生产过程生产过程 6.离子注入通过离子的轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，形成门路。然后的步骤就是不断重复以上的过程。一个完整的CPU内核包含大约20层，层间留出窗口，填充金属以保持各层电路的连通3.4 CPU生产过程生产过程 7.切割切割硅片成单个CPU核心（die）3.4 CPU生产过程生产过程 8.封装、测试 CPU封装技术是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术. 测试是一个CPU制造的重要环节，也是一块CPU出厂前必要的考验。这一

39、步将测试晶圆的电气性能，以检查是否出了什么差错，以及这些差错出现在哪个步骤。3.5 CPU3.5 CPU的封装与接口类型的封装与接口类型 作用安放、固定、密封、保护芯片和增强导热性与外部电路的连接，因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降只有保证高品质的封装技术，才能生产出高质量的CPU产品3.5 CPU的封装与接口类型CPU的封装 DIP (Dual In-line Package)双列直插式封装双列直插式封装用于用于8086时代时代 QFP (Plastic Quad Flat Package)方型扁平式封装方型扁平式封装 用于用于286时代时代3.5

40、CPU的封装与接口类型CPU的封装PFP (Plastic Flat Package)封装封装塑料扁平组件式封装。封装的芯片与主板塑料扁平组件式封装。封装的芯片与主板焊接起来。焊接起来。 80386时代时代CPU采用采用 PGA (Ceramic Pin Grid Array Package)封装封装插针网格阵列封装技术，插针网格阵列封装技术，封装的芯片内外有多个方封装的芯片内外有多个方阵形的插针，根据管脚数阵形的插针，根据管脚数目的多少，可以围成目的多少，可以围成25圈。安装时，将芯片插入圈。安装时，将芯片插入专门的专门的PGA插座。插座。从从80486开始的开始的CPU采用采用PGA封装形

41、式。封装形式。3.5 CPU的封装与接口类型CPU的封装 LGA (Land Grid Array)封装封装其特征是没有了以往的针脚，取而代之的是整齐排列的其特征是没有了以往的针脚，取而代之的是整齐排列的金属圆点，金属圆点，CPU不再靠针脚接触来固定，而是使用一个不再靠针脚接触来固定，而是使用一个金属扣架将金属扣架将CPU压在露出来的弹性触须上压在露出来的弹性触须上 。Pentium 4的后期型的后期型号开始采用号开始采用LGA封封装。装。3.5 CPU3.5 CPU的封装的封装LGA（Land Grid Array栅格阵列封装）Intel AMD全系列CPU LGA2011LGA2011封装

42、封装Intel 8Intel 8核心核心1616线程线程处理器处理器Sandy Sandy Bridge-EPBridge-EP的的3.5.1 CPU3.5.1 CPU的接口的接口CPU和主板连接的接口主要有两类：v卡式接口SLOT，CPU竖立插在主板上 Slot 1插座插座Intel 使用Slot 1插座的插座的Intel Pentium II3.5.1 3.5.1 CPUCPU的接口的接口v针脚/触点式接口Socket，CPU平放在主板上Intel LGA2011插座AMD AM3+ 插座（938针）3.6 CPU3.6 CPU的内核的内核 为了便于CPU设计、生产、销售的管理，CPU制造

43、商会对各种 CPU核心给出相应的代号，这也就是所谓的CPU核心代号或核心类型。修正上一版存在的错误，并提升一定的性能制造工艺、核心面积、晶体管数量。核心电压、电流大小（功耗）。各级缓存的大小、前端总线频率（FSB）、主频范围、流水线架构、支持的指令集。封装方式和接口类型3.6 CPU内核内核Intel系列系列 Intel处理器分类处理器分类Microarchitecture微构架微构架Processor Codename内核（研发代码）内核（研发代码）Branding品牌（名称）品牌（名称）Model型号型号如如Sandy Bridge，表示处理，表示处理器的代，确定处理器结构。器的代，确定处

44、理器结构。如如Ivy Bridge ，表示处理器的，表示处理器的研发项目代号。研发项目代号。如如Core i7 、Pentium，表示表示处理器的高、中、低类型。处理器的高、中、低类型。如如Core i7 3730K，表示处理，表示处理器的具体型号。器的具体型号。Intel 微处理器架构微处理器架构 在x86处理器架构中，微架构经历了许多代进化 8086：第 1 个 x86处理器 186：加入了 DMA 控制器，中断控制器，定时器 286：加入了保护模式 386：32 位处理器 486：加入了浮点单元和流水线 P5：1993年，第 1 代 Pentium处理器 MMX 技术 超标量、指令和数据

45、独立Cache Pentium、Pentium-MMXIntel 微处理器架构微处理器架构 P6：1995年，有多个后续的微架构上： 乱序执行，PAE36位地址（64GB）、14级超级流水线。 加入了 SSE 指令 Pentium-Pro、Pentium II/III、Celeron(1998) NetBurst：2000年，内部名为 P68 支持 SSE2，SSE3 指令集，加入了超线程技术 20/31级流水线、超标量、Trace Cache 64位、双核 Pentium 4、Pentium 4 EE、Pentium D/EEIntel 微处理器架构微处理器架构 Core：2006年，基于改

46、良的 P6微架构，也是一个多核微架构 2、4核心、VT-x虚拟技术、Intel 64、TXT安全技术 SpeedStep动态速度、SSSE3指令集 Core 2 Duo、Core 2 Quad、Core 2 EE Nehalem：2008年 集成内存控制器、显示核心、 L3 Cache 加入点对点的QPI处理器互联 总线 集成 PCI-E和 DMI（Direct Media Interface） Pentium、Core i3i5i7 (EE)Intel 微处理器架构微处理器架构 Sandy Bridge：2011年1月发布 使用在第二代的 Core i7/i5/i3 处理器上 支持AVX 指

47、令集，可以执行 256 位的向量运算 32nm 制程 Ivy Bridge：使用 22nm 制程，2012 年发布，第三代Core i7/i5/i3 处理器 Haswell：新一代微架构，2013 年4月发布Intel tick/tock策略策略Intel系列CPU品牌 桌面级 酷睿CORE：i7、i5、i3 奔腾Pentium 赛扬Celeron 服务器 IA-32的至强Xeon IA-64的安腾 手持终端嵌入式 凌动处理器AtomAMD微处理器微处理器架构架构 K8：Hammer 是AMD64位技术X86-64的第一款CPU，增加了一个内存控制器，采用超线程通讯结构，二级缓存L2增加到1M

48、B，增加了 SSE 指令集。 K9：被取消 K10：Barcelona(2007年) 内置四个核心，共享 3级缓存，128位浮点单元，AMD-V 和 HyperTransport 3.0 Athlon II（没有L3） 、Phenom II、Turion64（mobile）AMD微处理器架构微处理器架构 Bulldozer（推土机），2011年9月19日发布。 应用于桌面型平台、服务器平台乃至超级计算机的微处理器核心上。 为功耗在10W至100W类别的处理器而设计，并且能结合GPU核心(AMD Fusion)。 支持的指令集：Intel的SSE4.1、SSE4.2、AES、CLMUL以及AVX

49、，以及AMD自有的指令集（包括由SSE5拆分而来的XOP、FMA4、CVT16） FX系列、A系列 后续的2012年发布的Piledriver（2012） Steamroller（2014） Kaveri 系列APU Excavator（2015）AMD系列主流系列主流CPU产品产品 皓龙（Opteron系列 服务器CPU） 增强企业应用程序的可扩展性，同时使得Web和数据中心客户可更好地处理新兴的云和虚拟工作负载。 FX系列 A系列(Fusion) 将双核和四核CPU与AMD Radeon显卡结合到单个芯片中，实现了高性能和低功耗。 羿龙II 提供无与伦比的多核价值。 速龙II 以低廉的价格

50、获得令人惊叹的多核性能 闪龙 为日常计算提供价格合理的性能（K8）AMD架构路线图架构路线图AMD HAS架构架构 异构计算架构HSA（Heterogeneous System Architecture) 同一个芯片上的CPU和GPU协同运作，完成计算 需要软件做相应的优化 Be ISA agnostic for both CPUs and accelerators. HSA allows programs to utilize the graphics processor for floating point calculations without separate memory or s

51、cheduling.Intel与与AMD主流主流CPU对比对比3.7 其他通用其他通用CPU介绍介绍 IBM的Power 系列用于IBM小型机或应用服务器IBM的处理器的处理器 Power72010年正式发布，Power7达到了8核，且每核最多可以并行执行4路线程。主频有4.14GHz，晶体管数量为12亿核心面积567mm2，采用的是45nmSOI铜互联工艺制程。每个内核都独占32KB的L1缓存和256KB的L2缓存，另外多达32MB的L3缓存是八个内核共有的。IBM的的Power8处理器处理器IBM的大型机处理器的大型机处理器zEnterprise EC12包含了一颗包含了一颗5.5-GHz的六核的六核处理器处理器zNextz系列应用于系列应用于IBM的大型机的大型机zNext采用采用32nm工艺工艺制造制造，27.5亿个晶体管亿个晶体管Cache结构结构L1: 每核每核64 KB指令指令/ 96 KB数据数据 L2: 每核心每核心1MB指令指令/ 1 MB数据数据L3: 共享共享48 MB国产国产CPU 中科院的龙芯(Loongson) 龙芯1号（英文名称Godson-1）于2002年研发完成 2010年11月发布龙芯3B样片（MIPS） 江南