电子科技大学ASIC导论课件汇编

1、主要内容主要内容专用集成电路设计概况专用集成电路设计概况 专用集成电路基本结构专用集成电路基本结构 专用集成电路设计方法专用集成电路设计方法 专用集成电路子系统设计专用集成电路子系统设计 第一章第一章 ASIC概况概况（设计工艺工具环境）（设计工艺工具环境）1.1 绪论：绪论：专用集成电路：专用集成电路：ASIC（Application Specific Integrated Circuits） ASIC技术是技术是在集成电路发展的基础上，结合电在集成电路发展的基础上，结合电路和系统的设计方法，利用路和系统的设计方法，利用ICCAD/EAD等计算等计算机辅助技术和设计工具，发展而来的一种把实机

2、辅助技术和设计工具，发展而来的一种把实用电路或电路系统集成化的设计方法。用电路或电路系统集成化的设计方法。 定义：定义：将某种特定应用电路或电路系统用集成电路的将某种特定应用电路或电路系统用集成电路的设计方法制造到一片半导体芯片上的技术称为设计方法制造到一片半导体芯片上的技术称为ASIC技术。技术。指电子系统特定的，按用户特定要求制作的低指电子系统特定的，按用户特定要求制作的低成本、研制周期短的和。成本、研制周期短的和。第一次（第一次（二十世纪二十世纪90年代前）年代前）第二次（二十世第二次（二十世纪纪90年代开始）年代开始） 第三次（二十第三次（二十一世纪开始）一世纪开始）设备设备/材料材料

3、设备设备/材料材料设备设备/材料材料Foundry+Design(with Fab)Design house(Fabless)IP(Chipless)Chip(Design, Fabless)Foundry(Process)Foundry(Process)测试测试/封装封装测试测试/封装封装测试测试/封装封装1.硅产业结构的演变过程硅产业结构的演变过程设计方法设计方法设计工具设计工具设计特点设计特点第一代第一代CAD（computer aided design）16位小型机位小型机以交互式图形编辑和设计规则检查为特以交互式图形编辑和设计规则检查为特点的物理级设计：逻辑图输入、逻辑模点的物理级设

4、计：逻辑图输入、逻辑模拟、电路模拟、版图设计、版图编辑验拟、电路模拟、版图设计、版图编辑验证分别进行，对结果需多次比较和修改证分别进行，对结果需多次比较和修改第二代第二代CAE（computer-aided engineering）工程工作站工程工作站（32位）位）较完整的设计系统：逻辑图输入、测试较完整的设计系统：逻辑图输入、测试码生成、逻辑模拟、版图设计、版图编码生成、逻辑模拟、版图设计、版图编辑验证于一体辑验证于一体包括门阵列、标准单元的设计工具和单包括门阵列、标准单元的设计工具和单元库，自动布局布线元库，自动布局布线引入引入LVS第三代第三代HDL两种语言：两种语言：VHDLVeril

5、og HDL1.引入行为综合和逻辑综合工具引入行为综合和逻辑综合工具,采用较采用较高的抽象层次设计、并按层次式方法进高的抽象层次设计、并按层次式方法进行管理行管理,大大提高处理复杂设计的能力大大提高处理复杂设计的能力2.设计周期大幅缩短设计周期大幅缩短,速度功耗获得优化速度功耗获得优化1.设计方法、设计工具的演变过程设计方法、设计工具的演变过程1.设计步骤设计步骤bottom-up 由底向由底向上上top-down自顶向自顶向下下“自底向上自底向上”（Bottom-up） “自底向上自底向上”的设计路线，即自工艺开始，先进行单的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向

6、上进行功能块、子元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计，直至最终完成整个系统设计。在模拟系统设计，直至最终完成整个系统设计。在模拟IC和较简和较简单的数字单的数字IC设计中，大多仍采用设计中，大多仍采用“自底向上自底向上”的设计方的设计方法法 。“自顶向下自顶向下”（Top-down） 其设计步骤与其设计步骤与“自底向上自底向上”步骤相反。设计者首先进步骤相反。设计者首先进行行为设计；其次进行结构设计；接着把各子单元转换成行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。逻辑图或电路图；最后将电路图转换成版图。1.5正向设计和逆向设计

7、正向设计和逆向设计正向设计：正向设计：通常指实现一个新的设计通常指实现一个新的设计逆向设计：逆向设计：剖析别人设计的基础上进行某种修剖析别人设计的基础上进行某种修改或改进改或改进1.5.1正向设计描述正向设计描述系统设计：系统设计：根据用户对功能和性能的要求进行总体设计根据用户对功能和性能的要求进行总体设计逻辑设计：逻辑设计：确定逻辑功能，划分功能块确定逻辑功能，划分功能块(电路设计：电路设计：确定电路拓扑结构和元器件参数确定电路拓扑结构和元器件参数版图设计：版图设计：版图编辑、布局、布线、版图验证版图编辑、布局、布线、版图验证工艺设计：工艺设计：系统测试：系统测试：（确定测试矢量、管脚安排、

8、测试方案）（确定测试矢量、管脚安排、测试方案） 是指由电路指标、功能出发，进行逻辑设计是指由电路指标、功能出发，进行逻辑设计(子系统设子系统设计计)，再由逻辑图进行电路设计，最后由电路进行版图设计，再由逻辑图进行电路设计，最后由电路进行版图设计，同时还要进行工艺设计。同时还要进行工艺设计。 其设计流程如下：其设计流程如下：1.5.2逆向设计描述逆向设计描述(1)样品分析与测试：样品分析与测试：系统分析与测试、结构分析、外围电路测试系统分析与测试、结构分析、外围电路测试 (2)解剖管芯：解剖管芯：腐蚀各层腐蚀各层(3)管芯平面图的获得：管芯平面图的获得：通过显微照相或高精度图象系统通过显微照相或

9、高精度图象系统 又称解剖分析，即对实际芯片进行腐蚀、照相，从得到又称解剖分析，即对实际芯片进行腐蚀、照相，从得到的版图进行逻辑提取，进而分析其基本功能及原理以期获的版图进行逻辑提取，进而分析其基本功能及原理以期获得原设计思想。其作用如下：得原设计思想。其作用如下： 仿制仿制(在原产品的基础上综合各家优点，推出更先进的在原产品的基础上综合各家优点，推出更先进的产品产品)； 可获取先进的集成电路设计和制造的秘密可获取先进的集成电路设计和制造的秘密(包括设计思包括设计思想、版图设计技术、制造工艺等想、版图设计技术、制造工艺等)。 （）电路图提取：（）电路图提取：版图转化为电路图、逻辑与电路提版图转化

10、为电路图、逻辑与电路提取；取；(6)电路仿真：电路仿真：(7)转入正向设计中的版图阶段：转入正向设计中的版图阶段：T TT自顶向下自顶向下 由底向上由底向上 正正向向设设计计 行为设计行为设计结构设计结构设计逻辑设计逻辑设计电路设计电路设计版图设计版图设计系统划分、分解系统划分、分解单元设计单元设计功能块设计功能块设计子系统设计子系统设计系统总成系统总成 逆逆向向设设计计 版图解析版图解析电路图提取电路图提取功能分析功能分析结构修改结构修改逻辑设计逻辑设计电路设计电路设计版图设计版图设计 版图解析版图解析电路图提取电路图提取功能分析功能分析单元设计单元设计功能块设计功能块设计子系统设计子系统设

11、计系统设计系统设计 ASIC设计工具是建立在计算机系统平台设计工具是建立在计算机系统平台之上的之上的一一系列设计软件。设计过程包括系列设计软件。设计过程包括两个主要的子过程：两个主要的子过程：逻辑、电路设计与逻辑、电路设计与版图设计版图设计。相应地，设计软件也以逻辑、相应地，设计软件也以逻辑、电路的设计和分析软件以及版图设计和电路的设计和分析软件以及版图设计和分析软件为基本模块分析软件为基本模块。随着集成电路技。随着集成电路技术与软件水平的进步，设计软件也不断术与软件水平的进步，设计软件也不断地得到完善和发展，已由简单的辅助设地得到完善和发展，已由简单的辅助设计软件，逐步地成为完善的设计系统。

12、计软件，逐步地成为完善的设计系统。1.6 发展的特点：发展的特点：特征尺寸越来越小（特征尺寸越来越小（0.065um）硅圆片尺寸越来越大（硅圆片尺寸越来越大（8inch12inch）芯片集成度越来越大（芯片集成度越来越大（2000K）时钟速度越来越高（时钟速度越来越高（ 500MHz）电源电压电源电压/单位功耗越来越低（单位功耗越来越低（1.0V）布线层数布线层数/I/0引脚越来越多（引脚越来越多（9层层/1200）1.7 产业现状产业现状(产品技术、运销渠道、应用、产品技术、运销渠道、应用、设计业特点、制造业、产业群）设计业特点、制造业、产业群）产品技术：产品技术：30-45纳米实验室转为市

13、场纳米实验室转为市场 SOC已成为国际已成为国际VLSI发展趋势和主流发展趋势和主流运销渠道：多样化模式（面向大客户的直销渠道日益受到厂运销渠道：多样化模式（面向大客户的直销渠道日益受到厂 商重视）商重视）应应 用：用：DTV,3G,汽车汽车设计业特点：设计业特点：规模规模 2001年的年的95家家-2002年的年的286家家- 2003 年的年的363家家-2004年的年的479家家 七个产业化基地七个产业化基地 水平水平（CPU-方舟，龙芯，众志，方舟，龙芯，众志，DSP- HDTV-MPEG2中星微）中星微）制制 造造 业：业：SGNEC,华越，上华，华越，上华，ASMC,SMIC,SI

14、MBCD,产产 业业 群：长三角，京津环渤海湾，珠三角群：长三角，京津环渤海湾，珠三角1.7.1理解摩尔定律的伟大经济意义理解摩尔定律的伟大经济意义每过每过18个月个月, IC中晶体管的集成度增加一倍中晶体管的集成度增加一倍.微微 米米 时时 代代 : 3um-2um-1.2um-亚亚 微微 米米 时时 代代 : 0.8um-0.5um-深亚微米时代深亚微米时代 : 0.35um-0.25um-0.18um- 0.13um- 纳纳 米米 时时 代代 : 0.09um(90nm)-60nm-45nm-30nm 1.7.2 半导体工业的步伐半导体工业的步伐1.7.3国内设计企业概况国内设计企业概况

15、 2010年前十名企业年前十名企业 共有设计企业共有设计企业479479家，家，0505年设计企业销售额年设计企业销售额124.3124.3亿元，其中亿元，其中销售额过亿元的企业共销售额过亿元的企业共1717家，其中前十名企业排行如上图所示。家，其中前十名企业排行如上图所示。1.7.4国内设计企业概况国内设计企业概况 2011年前十名设计企业年前十名设计企业2005年年排名排名企业名称企业名称2005年销售额年销售额（万元）（万元）增长率增长率（%）2004年年 排名排名1珠海炬力微电子设计有限公司珠海炬力微电子设计有限公司12575017332北京中星微电子有限公司北京中星微电子有限公司76

16、82282.953中国华大微电子设计有限责任公司中国华大微电子设计有限责任公司640754144杭州士兰微电子股份有限公司杭州士兰微电子股份有限公司605771925大唐微电子技术有限公司大唐微电子技术有限公司57234-2416上海华虹微电子有限责任公司上海华虹微电子有限责任公司3733095.497杭州友旺电子有限公司杭州友旺电子有限公司250611.578绍兴芯谷科技有限公司绍兴芯谷科技有限公司23397-7.469北京清华同方微电子有限公司北京清华同方微电子有限公司23214NANA10无锡华润矽科微电子有限公司无锡华润矽科微电子有限公司2283008 总计总计516290前十家企业销

17、售额占设计业销售额的比重前十家企业销售额占设计业销售额的比重41.6%1.7.5中国半导体产业主要集聚地区中国半导体产业主要集聚地区1.7.6长三角地区半导体企业概况长三角地区半导体企业概况据不完全统计，江浙沪共有各类微电子企业据不完全统计，江浙沪共有各类微电子企业489489家家：省市省市微电子行业微电子行业分立器件分立器件设备材料设备材料行业行业小计小计设计设计制造制造封装封装制造制造封装封装上海市上海市15011204101840253江苏省江苏省16501017142740174浙江省浙江省1220511221062总计总计24826482039108489 长三角占中国长三角占中国2

18、.2%的陆地面积，的陆地面积，10.6%的人口，创造的人口，创造了中国了中国22.1%的的GDP、24.5%的财政收入、的财政收入、60%的外商投资的外商投资和和28.5%的进出口总额。的进出口总额。China Semiconductor Industry Market Demand Vs Supply111418253541516376901032.22.33.24.36.67.99.712.115.419.324.2-2040608010012020002001200220032004200520062007200820092010DemandSupply1.7.71.7.7中国半导体的需

19、求与产出间的缺口巨大中国半导体的需求与产出间的缺口巨大Unit: USD BillionSource: CCID Consulting1.7.8 我国微电子进出口预测我国微电子进出口预测 “十一五十一五”期间，微电子进口额将以期间，微电子进口额将以15%15%以上的年均增长率增以上的年均增长率增长，预计到长，预计到20102010年我国每年进口微电子金额将超过年我国每年进口微电子金额将超过900900亿美元，亿美元，微电子贸易逆差将会继续扩大。微电子贸易逆差将会继续扩大。 1.7.9 20051.7.9 2005年我国集成电路市场产品构成年我国集成电路市场产品构成 集成电路市场按整机应用划分，

20、可分为计算机类、消费类、集成电路市场按整机应用划分，可分为计算机类、消费类、通信类等不同类别。这三类占了整个市场的通信类等不同类别。这三类占了整个市场的78%78%。1.8 微电子产业链概念微电子产业链概念整机系统提出应用需求整机系统提出应用需求 集成电路设计集成电路设计计算机与网络、通信（有线、无线、光通信、卫星通信）数字音视频（电视机、视盘机DVD、MP3播放器、音响）IC卡（身份认证）与电子标签、汽车电子、生物电子、工业自动化 EDA工具、服务器、个人计算机(PC)、工程技术人员 集成电路制造集成电路制造厂房、动力、材料（硅片、化合物半导体材料）、专用设备、仪器（光刻机、刻蚀机、注入机）

21、集成电路封装集成电路封装集成电路测试集成电路测试 划片机、粘片机、键合机、包封机、切筋打弯机、芯片、塑封料、引线框架、金丝 测试设备、测试程序、测试夹具、测试探针卡、测试、分选、包装集成电路应用集成电路应用 电脑及网络、通信及终端（手机） 、电视机、DVD、数码相机、其他1.8.1芯片制造加工能力情况芯片制造加工能力情况 20092009年底，国内拥有微电子芯片生产线年底，国内拥有微电子芯片生产线 1212英寸生产线英寸生产线2 2条条 8 8英寸生产线英寸生产线1616条条 6 6英寸英寸8 8条条 5 5英寸生产线英寸生产线8 8条条 4 4英寸生产线英寸生产线1515条条 国内芯片制造行

22、业的总投片能力已经达到国内芯片制造行业的总投片能力已经达到68.568.5万片万片/ /月月 1212英寸英寸1.51.5万片万片/ /月月 8 8英寸英寸3838万片万片/ /月月 6 6英寸英寸1818万片万片/ /月月 5 5英寸英寸1111万片万片/ /月月1.8.2 ASIC1.8.2 ASIC设计技术发展趋势设计技术发展趋势 随着微电子产业的进一步分工细化，设计技术出现了4次大的飞跃；90年代中后期以来，以硅知识产权核（IP Core）复用为基础的SoC设计日渐成为IC设计的重要方法；高集成度、高频高速、低功耗、低电压供电成为设计趋势。1.8.3 封装、测试企业概况封装、测试企业概

23、况 目前国内封装测试企业已经达到目前国内封装测试企业已经达到110110余家。余家。 其中年封装量超过其中年封装量超过1 1亿块的企业已经超过亿块的企业已经超过2020家。家。 20072007年国内微电子总封装能力已经达到年国内微电子总封装能力已经达到250250亿块。亿块。 20072007年封装业的销售额年封装业的销售额344.9344.9亿元。亿元。 封装形式，封装形式，DIPDIP、SOPSOP、QFPQFP等都已经大批量生产，等都已经大批量生产，PGAPGA、BGABGA、MCMMCM等新型封装形式已开始形成规模生产能力。等新型封装形式已开始形成规模生产能力。 IC设计设计: 书的

24、写作书的写作 IC制造制造: 书的印刷书的印刷 IC封装封装: 书的装订书的装订1.8.4产业环节之间的关系：产业环节之间的关系：1.9 描述描述ASIC工艺技术水平的几个技术指标工艺技术水平的几个技术指标集成度集成度（Integration Level） 是以一个是以一个IC芯片所包含的元件芯片所包含的元件(晶体管或门晶体管或门/数数)来衡量。随着来衡量。随着集成度的提高，使集成度的提高，使IC及使用及使用IC的电子设备的功能增强、速度和可的电子设备的功能增强、速度和可靠性提高、功耗降低、体积和重量减小、产品成本下降，从而提靠性提高、功耗降低、体积和重量减小、产品成本下降，从而提高了性能高了

25、性能/价格比，不断扩大其应用领域，因此集成度是价格比，不断扩大其应用领域，因此集成度是IC技术进技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构，现已达到多层布线结构，现已达到9层布线晶片集成层布线晶片集成(WaferScale Integration-WSI)和三维集成技术也正在研究开发。自和三维集成技术也正在研究开发。自IC问世以问世以来，集成度不断提高，现正迈向特大规模集成来，集成度不断提高，现正

26、迈向特大规模集成(GigaScale Integration-GSl)。从电子系统的角度来看，集成度的提高使。从电子系统的角度来看，集成度的提高使IC进进入系统集成或片上系统入系统集成或片上系统(SoC)的时代。的时代。特征尺寸特征尺寸(Feature Size) 特征尺寸定义为器件中最小线条宽度特征尺寸定义为器件中最小线条宽度(对对MOS器件而器件而言，通常指器件栅电极所决定的沟道几何长度言，通常指器件栅电极所决定的沟道几何长度)，也可定义为，也可定义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺

27、寸的减小主要取决于光刻成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。技术的改进。芯片面积芯片面积(Chip Area) 随着集成度的提高，每芯片所包含的晶体管数不断增多，随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。芯片面积的增大也带来一系列新的平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。片直径来解决。晶片直径

28、晶片直径(Wafer Diameter) 为了提高集成度，可适当增大芯片面积然而，芯片面为了提高集成度，可适当增大芯片面积然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。率降低，成本高。采用更大直径的晶片可解决这一问题。封装封装(Package) ASIC的封装最初采用插孔封装的封装最初采用插孔封装(THP)形式。为适应电子形式。为适应电子设备高密度组装的要求，表面安装封装设备高密度组装的要求，表面安装封装(SMP)技术迅速发展技术迅速发展起来。在电子设备中使用起来。在电子设备

29、中使用SMP的优点是能节省空间、改进性的优点是能节省空间、改进性能和降低成本，因能和降低成本，因SMP不仅体积小而且可安装在印制电路板不仅体积小而且可安装在印制电路板的两面，使电路板的费用降低的两面，使电路板的费用降低60，并使性能得到改进。，并使性能得到改进。 1947 1947年年1212月月BellBell实验室肖克莱、巴丁、实验室肖克莱、巴丁、布拉顿发明了第一只点接触金锗晶体管，布拉顿发明了第一只点接触金锗晶体管，19501950年肖克莱、斯帕克斯、迪尔发明单晶锗年肖克莱、斯帕克斯、迪尔发明单晶锗NPNNPN结型晶体管。结型晶体管。 52 52年年5 5月英国皇家研究所的达默提出集月英

30、国皇家研究所的达默提出集成电路的设想。成电路的设想。 这就是世界上最早的集成电路，也就是这就是世界上最早的集成电路，也就是现代集成电路的雏形或先驱。现代集成电路的雏形或先驱。 集成电路的发展除了物理原理外还得益于许多集成电路的发展除了物理原理外还得益于许多新工艺的发明：新工艺的发明： 5050年美国人奥尔和肖克莱发明的年美国人奥尔和肖克莱发明的 5656年美国人富勒发明的年美国人富勒发明的 6060年卢尔和克里斯坦森发明的年卢尔和克里斯坦森发明的 7070年斯皮勒和卡斯特兰尼发明的年斯皮勒和卡斯特兰尼发明的等等，等等，使晶体管从点接触结构向平面结构过渡并给集成电使晶体管从点接触结构向平面结构过

31、渡并给集成电路工艺提供了基本的技术支持。因此，路工艺提供了基本的技术支持。因此， 此后此后4040多年来，多年来，ICIC经历了从经历了从SSI(Small Scale SSI(Small Scale ntegretedntegreted)-MSI-LSI-VLSI-ULSI)-MSI-LSI-VLSI-ULSI的发展历程。现在的发展历程。现在的的ICIC工艺已经接近半导体器件的极限工艺。以工艺已经接近半导体器件的极限工艺。以CMOSCMOS数字数字ICIC为例，在不同发展阶段的特征参数见表为例，在不同发展阶段的特征参数见表1 11 1。主要特征主要特征SSISSIMSIMSILSILSIVL

32、SIVLSIULSIULSIGSLGSL元件数元件数/ /片片10 10 109 9特征线宽特征线宽mm5-105-103-53-51-31-3 11201201001004040151510-1510-15结深结深 mm1.2-20.5-1.2 0.2-0.5 0.1-0.2硅片直径硅片直径inchinch 2 22-32-3 4-54-56 68 81212 可以按器件结构类型、集成电路规模、使用可以按器件结构类型、集成电路规模、使用基片材料、电路功能以及应用领域等方法划分。基片材料、电路功能以及应用领域等方法划分。 双极型双极型 TTLTTL ECL NMOS NMOS 单片单片IC M

33、OSIC MOS型型 PMOSPMOS CMOS CMOS BiCMOS BiCMOS按结构分类按结构分类 BiMOS BiCMOSBiCMOS 混合混合IC IC 厚膜混合厚膜混合ICIC 薄膜混合薄膜混合IC IC 按规模分类按规模分类 SSI/MSI/LSI/VLSI/ULSI/GSISSI/MSI/LSI/VLSI/ULSI/GSI 组合逻辑电路组合逻辑电路 数字电路数字电路 时序逻辑电路时序逻辑电路 按功能分类按功能分类 模拟电路模拟电路 线性电路线性电路 非线性电路非线性电路 数模混合电路数模混合电路1.12的工艺与主流制造技术的工艺与主流制造技术1.12.1 CMOS ASIC基

34、本制造工艺基本制造工艺 CMOS CMOS工艺技术是当代工艺技术是当代VLSIVLSI工艺的主流工工艺的主流工艺技术，它是在艺技术，它是在PMOSPMOS与与NMOSNMOS工艺基础上发展工艺基础上发展起来的。其特点是将起来的。其特点是将NMOSNMOS器件与器件与PMOSPMOS器件同器件同时制作在同一硅衬底上。时制作在同一硅衬底上。 CMOSCMOS工艺技术一般可分为三类，即工艺技术一般可分为三类，即(a) P(a) P阱阱CMOSCMOS工艺工艺(b) N(b) N阱阱CMOSCMOS工艺工艺(c) (c) 双阱双阱CMOSCMOS工艺工艺(a) P(a) P阱阱CMOSCMOS工艺工艺

35、P P阱阱CMOSCMOS工艺以工艺以N N型单晶硅为衬底，在其上制作型单晶硅为衬底，在其上制作P P阱。阱。NMOSNMOS管做在管做在P P阱内，阱内，PMOSPMOS管做在管做在N N型衬底上型衬底上。P P阱工艺包括用离子注入或扩散的方法在阱工艺包括用离子注入或扩散的方法在N N型衬底中掺型衬底中掺进浓度足以中和进浓度足以中和N N型衬底并使其呈型衬底并使其呈P P型特性的型特性的P P型杂质，型杂质，以保证以保证P P沟道器件的正常特性。沟道器件的正常特性。 P P阱杂质浓度的典型值要比阱杂质浓度的典型值要比N N型衬底中的高型衬底中的高510510倍才能保证器件性能。然而倍才能保证

36、器件性能。然而P P阱的过度掺杂会对阱的过度掺杂会对N N沟沟道晶体管产生有害的影响，如提高了背栅偏置的灵道晶体管产生有害的影响，如提高了背栅偏置的灵敏度，增加了源极和漏极对敏度，增加了源极和漏极对P P阱的电容等。阱的电容等。 电连接时，电连接时，P P阱接最负电位，阱接最负电位，N N衬底接最正衬底接最正电位，通过反向偏置的电位，通过反向偏置的PNPN结实现结实现PMOSPMOS器件和器件和NMOSNMOS器件之间的器件之间的相互隔离相互隔离。P P阱阱CMOSCMOS芯片剖面示芯片剖面示意图见下图。意图见下图。 (a) P(a) P阱阱CMOSCMOS工艺工艺N 沟道硅栅沟道硅栅MOSF

37、ET剖面图：剖面图：nnSiP DS/SD/G2SiO2SiOAlAlAlSiPoli (b) N(b) N阱阱CMOSCMOS工艺工艺 NN阱阱CMOSCMOS正好和正好和P P阱阱CMOSCMOS工艺相反工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的这种方法与标准的NN沟道沟道MOS(NMOS)MOS(NMOS)的工艺是兼容的。的工艺是兼容的。在这种情况下，NN阱中和阱中和了了P P型衬底型衬底， P沟道晶体管会受到过渡掺杂的影响。 早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由于NN阱阱CMOSCMOS中中NMOSNMOS管直接在管直接

38、在P P型硅衬底上制作型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺常用工艺 。(b) N(b) N阱阱CMOSCMOS工艺工艺N阱阱CMOS芯片剖面示意图见下图芯片剖面示意图见下图(c) (c) 双阱双阱CMOSCMOS工艺工艺 随着工艺的不断进步，集成电路的线条尺寸不随着工艺的不断进步，集成电路的线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。工艺应运而生。 通常双阱通常双阱CMOSCMOS工艺采用的原始材料是工艺采用的原始材料是在在N N+ +或或P P+ +衬底上外延一层轻掺杂的外延层，然后用离子注入衬

39、底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作的方法同时制作N N阱和阱和P P阱。阱。使用双阱工艺不但可以提高器件密度，还可以使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。有效的控制寄生晶体管的影响，抑制闩锁现象。(d) SOI/CMOS电路电路 利用绝缘衬底的硅薄膜利用绝缘衬底的硅薄膜(Silicon on Insulator)制作制作CMOS电路，能彻底消除体硅电路，能彻底消除体硅CMOS电路中的寄生可控硅结构。能大幅度减电路中的寄生可控硅结构。能大幅度减小小PN结面积，从而减小了电容效应。这样可结面积，从而减小了电容效应。这样可以提高芯片的

40、集成度和器件的速度。下图示出以提高芯片的集成度和器件的速度。下图示出理想的理想的SOI/CMOS结构。结构。SOI结构是针对亚微结构是针对亚微米米CMOS器件提出的，以取代不适应要求的常器件提出的，以取代不适应要求的常规结构和业已应用的兰宝石衬底外延硅结构规结构和业已应用的兰宝石衬底外延硅结构(SOS结构结构)。SOI结构在高压集成电路和三维结构在高压集成电路和三维集成电路中也有广泛应用。集成电路中也有广泛应用。SOICMOS工艺步骤工艺步骤:生长清洁氧化层厚生长清洁氧化层厚1m淀积多晶硅层厚淀积多晶硅层厚500nm 激光再结晶激光再结晶刻有源区岛刻有源区岛 n沟衬沟衬底注入底注入 p沟衬底注

41、入沟衬底注入栅氧化栅氧化生长栅多晶生长栅多晶硅与刻蚀硅与刻蚀 p沟源漏注入沟源漏注入 n沟源漏注入沟源漏注入淀淀积积SiO2 刻接触孔刻接触孔蒸铝及刻铝蒸铝及刻铝合金合金钝钝化化其中清洁氧化、栅氧化、源漏注入较为其中清洁氧化、栅氧化、源漏注入较为关键。关键。1.12.2 BiCMOS1.12.2 BiCMOS集成电路的基本制造工艺集成电路的基本制造工艺 BiCMOSBiCMOS工艺技术工艺技术大致可以大致可以分为两类分为两类：分别是分别是以以CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺和以工艺和以双极工艺为基础双极工艺为基础的的BiCMOSBiCMOS工艺。工艺。一般来

42、说，一般来说，以以CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺对保证对保证CMOSCMOS器件的性能比较有利，同样以双器件的性能比较有利，同样以双极工艺为基础极工艺为基础的的BiCMOSBiCMOS工艺对提高保证双极工艺对提高保证双极器件的性能有利。器件的性能有利。 (a)(a)以以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺 以以P阱阱CMOS工艺为基础是指在标准的工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需或者通过添加少量的工艺步骤实现所需的双极

43、晶体管结构。的双极晶体管结构。 下图为通过标准下图为通过标准P阱阱CMOS工艺实现的工艺实现的NPN晶体管的剖面结构示意图。晶体管的剖面结构示意图。标准标准P P阱阱CMOSCMOS工艺实现的工艺实现的NPNNPN晶体管的剖面结构示意图晶体管的剖面结构示意图(a)(a)以以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺标准标准P P阱阱CMOSCMOS工艺结构特点工艺结构特点(a)(a)以以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺 由于由于NPNNPN晶体管的基区在晶体管的基区在P P阱中，所以基区的厚度阱中，所以基

44、区的厚度太大，使得电流增益变小；太大，使得电流增益变小； 集电极的串联电阻很大，影响器件性能；集电极的串联电阻很大，影响器件性能； NPNNPN管和管和PMOSPMOS管共衬底，使得管共衬底，使得NPNNPN管只能接固定电管只能接固定电位，从而限制了位，从而限制了NPNNPN管的使用。管的使用。(b)(b)以以N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺N N阱阱CMOS-NPNCMOS-NPN体硅衬底结构剖面图体硅衬底结构剖面图 N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺与以工艺与以P P阱阱CMOSCMOS工艺为基础

45、的工艺为基础的BiCMOSBiCMOS工艺相比，优点包括：工艺相比，优点包括： （1 1）工艺中添加了基区掺杂的工艺步骤，这样就）工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，提高了形成了较薄的基区，提高了NPNNPN晶体管的性能；晶体管的性能； （2）制作）制作NPN管的管的N阱将阱将NPN管与衬底自然隔开，管与衬底自然隔开，这样就使得这样就使得NPN晶体管的各极均可以根据需要进晶体管的各极均可以根据需要进行电路连接，增加了行电路连接，增加了NPN晶体管应用的灵活性。晶体管应用的灵活性。(b)(b)以以N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺 它的缺点是：它的缺点是：NPNNPN管的集电极串联电阻还管的