ch组合逻辑电路PPT课件

1、第第3 3章章 组合逻辑电路组合逻辑电路3.1 概述概述3.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法3.3 常用中规模标准组合逻辑电路常用中规模标准组合逻辑电路3.4 组合电路中的竞争冒险组合电路中的竞争冒险第1页/共89页3.1 3.1 概述概述 数字电路按其完成逻辑功能的不同特点，可划分为数字电路按其完成逻辑功能的不同特点，可划分为组组合逻辑电路合逻辑电路和和时序逻辑电路时序逻辑电路两大类。两大类。an组合逻辑电路组合逻辑电路a1y1ym),(),(),(nmmnnaaafyaaafyaaafy2121222111 向量函数形式：向量函数形式： Y=F(A)Y=

2、F(A)第2页/共89页 所谓逻辑电路的分析，就是找出给定逻辑电路所谓逻辑电路的分析，就是找出给定逻辑电路输出输出和输入之间的逻辑关系和输入之间的逻辑关系，并确定电路的逻辑功能。分析，并确定电路的逻辑功能。分析过程一般按下列步骤进行：过程一般按下列步骤进行： 根据给定的逻辑电路，从输入端开始，逐级推导根据给定的逻辑电路，从输入端开始，逐级推导出输出端的出输出端的逻辑函数表达式逻辑函数表达式。 根据输出函数表达式列出根据输出函数表达式列出真值表真值表。 用文字概括出电路的用文字概括出电路的逻辑功能逻辑功能。 3.2 3.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法一、组合

3、逻辑电路的分析方法一、组合逻辑电路的分析方法 直接由逻辑门电路构成的组合逻辑电路称为直接由逻辑门电路构成的组合逻辑电路称为门级组合逻门级组合逻辑电路辑电路。逻辑图逻辑表达式逻辑图逻辑表达式 最简表达式真值表确定功能最简表达式真值表确定功能第3页/共89页 1 1 1 D C B A & & & & & Y 例例1 1：分析下图电路的逻辑功能，已知此电路分析下图电路的逻辑功能，已知此电路用于数据分类用于数据分类，试指出该电路的用途。试指出该电路的用途。 解：解：逻辑表达式：逻辑表达式：第4页/共89页真值表：真值表：2 2 3 3 5 5 7 7 11 1

4、1 13 13 调整：调整：结论：结论：分类出分类出4 4位二位二进制数中的素进制数中的素数数2 2、3 3、5 5、7 7、1111、1313。第5页/共89页例例2 2：试分析如下电路图的逻辑功能。试分析如下电路图的逻辑功能。 &1111DCBAY2Y1Y0逻辑函数表达式：逻辑函数表达式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 0解：解：第6页/共89页逻辑真值表：逻辑真值表：结论：结论：当当DCBADCBA表示的二进制数小于或等表示的二进制数小于或等于于5 5时时Y Yo o为为1 1，这个二进制数大于，这个二进制数大于5 5

5、且小于且小于1111时时Y Y1 1为为1 1，当这个二进制，当这个二进制数大于或等于数大于或等于1111时时Y Y2 2为为1 1。 因此，这个逻辑电路可以用来因此，这个逻辑电路可以用来判别输入的判别输入的4 4位二进制数数值的范位二进制数数值的范围。围。3.2 3.2 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法第7页/共89页二、组合逻辑电路的设计方法二、组合逻辑电路的设计方法 工程上的最佳设计，通常需要用多个指标去衡量，主要工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：考虑的问题有以下几个方面： 所用的逻辑器件所用的逻辑器件数目最少数目最

6、少，器件的，器件的种类最少种类最少，且器件，且器件之间的之间的连线最少连线最少。这样的电路称。这样的电路称“最小化最小化”电路电路。 满足速度要求，应使满足速度要求，应使级数最少级数最少，以减少门电路的延迟。，以减少门电路的延迟。 功耗小，工作稳定可靠。功耗小，工作稳定可靠。 所谓组合逻辑电路设计，就是根据给出的实际逻辑问所谓组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑功能的题，求出实现这一逻辑功能的最佳逻辑电路最佳逻辑电路。第8页/共89页 逻辑抽象逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先要分析逻辑命题，确定输入

7、、输出变量；然后用二值逻辑的首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0 0、1 1两种状态分别对输入、输出变量进行逻辑赋值，即确定两种状态分别对输入、输出变量进行逻辑赋值，即确定0 0、1 1 的具的具体含义；最后根据输出与输入之间的逻辑关系体含义；最后根据输出与输入之间的逻辑关系列出真值表列出真值表。 根据真值表，写出相应的根据真值表，写出相应的逻辑函数表达式逻辑函数表达式。 将逻辑函数表达式将逻辑函数表达式化简化简,并变换为与门电路相对应的最简式。并变换为与门电路相对应的最简式。 根据化简的逻辑函数表达式画出根据化简的逻辑函数表达式画出逻辑电路图逻辑电路图。 工艺设计。包括

8、设计机箱、面板、电源、显示电路、控制开工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。关等等。最后还必须完成组装、测试。 组合逻辑电路的设计一般可按以下步骤进行：组合逻辑电路的设计一般可按以下步骤进行：逻辑图逻辑图实际逻实际逻辑问题辑问题真值表真值表逻辑表达式逻辑表达式最简（或最最简（或最合理）表达式合理）表达式第9页/共89页例例3 3：某工厂有三条生产线，耗电分别为某工厂有三条生产线，耗电分别为1 1号线号线10kW10kW，2 2号线号线20kW20kW，3 3号线号线30kW30kW，生产线的电力由两台发电机提供，其中，生产线的电力由两台发电机提供

9、，其中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，根据生。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。产线的开工情况启动发电机，使电力负荷达到最佳配置。 解：解：逻辑抽象逻辑抽象输入变量：输入变量：1 13 3号生产线以号生产线以A A、B B、C C表示，表示， 生产线开工为生产线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；逻辑真值表逻辑真值表第10页/共89页逻辑函数式逻辑函数式ABC

10、CBABCACBAY 1ABCCABCBABCACBAY 2卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 与或式：与或式：与非与非式：与非与非式：第11页/共89页逻辑电路图逻辑电路图 1 1 1 A B C & 1 Y1 & & & 1 Y2 与或式与或式 1 1 1 A B C & & Y1 & & & & Y2 与非与非式与非与非式第12页/共89页：用用与非门与非门设计一个举重裁判表决电路。设举重比赛有设计一个举重裁判

11、表决电路。设举重比赛有3 3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，且其中有一个为主裁判时，表明举重成功。裁判判明成功，且其中有一个为主裁判时，表明举重成功。解：解：逻辑抽象逻辑抽象输入变量：输入变量：主裁判为主裁判为A A，副裁判为，副裁判为B B、C C。判明成功为判明成功为1 1，失败为，失败为0 0；输出变量：输出变量：举重成功与否用变量举重成功与否用变量Y Y表示，表示，成功为成功为1 1，失败为，失败为0 0；逻辑真值表逻辑真值表第13页/共89页卡诺图化简卡诺图化简 ABC0100011110Y Y 1

12、 11逻辑电路图逻辑电路图ABACY&第14页/共89页课本例题课本例题第15页/共89页0第16页/共89页第17页/共89页第18页/共89页第19页/共89页第20页/共89页第21页/共89页3.3 3.3 常用中规模标准组合逻辑电路常用中规模标准组合逻辑电路第22页/共89页半加器半加器：不考虑低位进位不考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。1.1.一位加法器一位加法器BABABAS ABCO 半加和半加和向高位的进位向高位的进位半加器真值表半加器真值表COSCOAB半加器逻辑符号半加器逻辑符号 =1 & A B S C O半加器

13、电路图 3.3.1 3.3.1 加法器加法器第23页/共89页第24页/共89页全加器全加器：需考虑低位进位需考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。第25页/共89页第26页/共89页第27页/共89页111111111 )( )()( iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBABACBABACBACBACBACBAS）（)( 111BACBACACBBACiiiiiiiiii全加和全加和向高位的进位向高位的进位第28页/共89页=1=111&ABCISCO全加器逻辑电路全加器逻辑电路COSCOABCI

14、CI全加器逻辑符号全加器逻辑符号第29页/共89页2.2.多位加法器：两个多位二进制数相加。多位加法器：两个多位二进制数相加。串行进位加法器串行进位加法器（模模仿手工计算方式）仿手工计算方式） 首先求最低位的和，并将进位向高位传递，由低向首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过生以后才能建立，传输延迟时间长（最差需要经过4个全个全加器加器的延迟时间）。的延迟

15、时间）。CIABCOA0B0S0CIABCOA1B1S1CIABCOA2B2S2CIABCOA3B3S3CO4 4位串行进位加法器位串行进位加法器第30页/共89页超前进位加法器超前进位加法器第31页/共89页第32页/共89页第33页/共89页例：试用两片例：试用两片4 4位超前进位加法器位超前进位加法器74LS28374LS283构成一个构成一个8 8位位加法器。加法器。解：低位芯片的高位进位输出端接高位芯片的低位进解：低位芯片的高位进位输出端接高位芯片的低位进位输入端。位输入端。高位高位低位低位第34页/共89页第35页/共89页 用文字、符号或数码表示特定对象的过程称为用文字、符号或数

16、码表示特定对象的过程称为编码编码。在。在数字电路中用二进制代码表示有关的信号称为二进制编码。数字电路中用二进制代码表示有关的信号称为二进制编码。 实现编码操作的电路就是实现编码操作的电路就是编码器编码器。按照被编码信号的不同特。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二点和要求，有普通编码器、优先编码器、二十进制编码器十进制编码器之分。之分。 使用编码技术可以大大减少数字电路系统中信号传输使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。线的条数，同时便于信号的接收和处理。例如：一个由例如：一个由8 8个开关组成的键盘，个开关组成的键盘， 直接

17、接入：需要直接接入：需要8 8条条信号传输线；信号传输线； 编码器：只需要编码器：只需要3 3条条数据线。数据线。（每组输入状态对应一（每组输入状态对应一组组3 3位二进制代码）位二进制代码）3.3.2 3.3.2 编码器编码器第36页/共89页线线编码器线线编码器I3I4I5I6I7I0I1I2Y0Y1Y2输入：输入：I I0 0I I7 7 8 8个高电平信号，个高电平信号，输出：输出：3 3位二进制代码位二进制代码Y Y2 2Y Y1 1Y Y0 0。 故也称为故也称为8 8线线3 3线编码器线编码器。1.1.普通编码器普通编码器 用用n n位二进制代码可对位二进制代码可对N N2 2n

18、 n个输入信号进行编码，输出个输入信号进行编码，输出相应的相应的n n位二进制代码。位二进制代码。特点特点：输入：输入I I0 0I I7 7当中只允许一个输入变量有效，即取值当中只允许一个输入变量有效，即取值为为1 1（高电平有效）。（高电平有效）。三位二进制普通编码器三位二进制普通编码器第37页/共89页3 3位二进制编码器的真值表位二进制编码器的真值表逻辑表达式：逻辑表达式：76542IIIIY76321IIIIY75310IIIIY 1 1 1Y2Y1Y0I1I2I3I4I5I6I7第38页/共89页两位二进制普通编码器两位二进制普通编码器第39页/共89页第40页/共89页2. 32

19、. 3位二进制优先编码器位二进制优先编码器第41页/共89页第42页/共89页3. 3. 集成集成8 8线线-3-3线优先编码器线优先编码器出第43页/共89页第44页/共89页第45页/共89页3.3.3 3.3.3 译码器（译码器（DecoderDecoder） 译码是编码的逆过程译码是编码的逆过程，即将具有特定含义的一组代码，即将具有特定含义的一组代码“翻译翻译”出它的原意的过程叫译码。实现译码功能的逻辑出它的原意的过程叫译码。实现译码功能的逻辑电路称为电路称为译码器译码器。数字电路中，常用的译码器有二进制译。数字电路中，常用的译码器有二进制译码器、二十进制译码器和显示译码器。码器、二十

20、进制译码器和显示译码器。二进制译码器二进制译码器 设二进制译码器的设二进制译码器的输入端为输入端为n n个，则输出端为个，则输出端为2 2n n个个，且对应于，且对应于输入代码的每一种状态，输入代码的每一种状态，2 2n n个个输出中只有一个有效（为输出中只有一个有效（为1 1或为或为0 0），其余全无效（为其余全无效（为0 0或为或为1 1）。）。2 2线线4 4线译码器：线译码器： 2 线线4 线译码器线译码器 Y0 Y1 Y2 Y3 B A 第46页/共89页输入输入输出输出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2

21、线线4 4线译码器真值表线译码器真值表00mBAY 33mABY 22mBAY 11mBAY 逻辑函数：逻辑函数：2线线4线译码器电路线译码器电路第47页/共89页第48页/共89页第49页/共89页第50页/共89页第51页/共89页第52页/共89页第53页/共89页第54页/共89页第55页/共89页液晶显示器（液晶显示器（LCDLCD）：液晶是一种既具有液体的流动性又具液晶是一种既具有液体的流动性又具有晶体光学特性的有机化合物。外加电场能控制它的透明有晶体光学特性的有机化合物。外加电场能控制它的透明度和显示的颜色，由此制成度和显示的颜色，由此制成LCDLCD。液晶显示器两个电极上加液晶

22、显示器两个电极上加50HZ500HZ 的交变电压。的交变电压。玻璃盖板 透明电极（正面电极） 反射电极（公共电极）液晶液晶加电场加电场未加未加电场电场符号符号暗灰色暗灰色优点：功耗极低；缺点：亮度很低，响应速度慢。优点：功耗极低；缺点：亮度很低，响应速度慢。透明色透明色（2）液晶显示器（）液晶显示器（LCD）第56页/共89页第57页/共89页第58页/共89页0000001第59页/共89页11第60页/共89页第61页/共89页第62页/共89页译码器的应用译码器的应用第63页/共89页第64页/共89页第65页/共89页 数据选择器又称数据选择器又称多路选择器多路选择器(Multiple

23、xer, (Multiplexer, 简称简称MUX)MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出，每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。其功能类似于一个单刀多掷开关。 数数据据选选择择器器示示意意图图3.3.4 3.3.4 数据选择器数据选择器第66页/共89页第67页/共89页第68页/共89页第69页/共89页第70页/共89页第71页/共89页_第72页/共89页+c第73页/共89页第74页/共89页b第75页/共89页3.4 3.4 组合电路中的竞争冒险组合电路中的竞争冒险 一、竞争与冒险现象一、竞争与冒险现象 在组合

24、电路中，某一输入变量经不同途径传输后，由在组合电路中，某一输入变量经不同途径传输后，由于门电路的传输延迟时间的不同，则到达电路中某一会合于门电路的传输延迟时间的不同，则到达电路中某一会合点的时间有先有后，这种现象称为点的时间有先有后，这种现象称为竞争竞争。1A&FFAAtpd 由于竞争而使电路输出出现不符合门电路稳态下的逻由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的现象，即出现了辑功能的现象，即出现了尖峰脉冲（毛刺）尖峰脉冲（毛刺），这种现象称，这种现象称为为冒险冒险。正脉冲正脉冲“1”1”型冒险型冒险第76页/共89页1&BACF1AAtpdABACFABAC当当B

25、=C=1B=C=1时，时，注意：竞争的存在不一定都会产生冒险（毛刺）。注意：竞争的存在不一定都会产生冒险（毛刺）。由于不同的传输路径的门电路的由于不同的传输路径的门电路的延迟延迟造成的竞争造成的竞争 自竞争自竞争。负脉冲负脉冲“0”0”型冒险型冒险第77页/共89页&ABYABY 由于门电路的两个输入信号同时向相反的电平跳变时由于门电路的两个输入信号同时向相反的电平跳变时有时间差造成的竞争有时间差造成的竞争 互竞争。互竞争。第78页/共89页 一个变量以原变量和反变量出现在逻辑函数一个变量以原变量和反变量出现在逻辑函数F F中时，则中时，则该变量是具有竞争条件的变量。如果消去其他变量（

26、令其该变量是具有竞争条件的变量。如果消去其他变量（令其他变量为他变量为0 0或或1 1），留下具有竞争条件的变量，），留下具有竞争条件的变量，若函数出现若函数出现则产生则产生负负的尖峰脉冲的冒险现象，的尖峰脉冲的冒险现象，“0”0”型冒险；型冒险；若函数出现若函数出现则产生则产生正正的尖峰脉冲的冒险现象，的尖峰脉冲的冒险现象，“1”1”型冒险。型冒险。 二、竞争冒险现象的检查方法二、竞争冒险现象的检查方法1. 1. 代数识别法代数识别法第79页/共89页3.5 3.5 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险 例：用代数识别法检查竞争冒险现象。例：用代数识别法检查竞争冒险现象。解：解：A A是具有竞争条件的变量。是具有竞争条件的变量。第80页/共89页3.5 3.5 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险 例：用代数识别法判断电路是否存在冒险