逻辑门符号及电路

1、1 1知道常用集成逻辑门电路的符号、逻辑功能。知道常用集成逻辑门电路的符号、逻辑功能。2 2用仪器仪表测试常用集成逻辑门电路的逻辑功能。用仪器仪表测试常用集成逻辑门电路的逻辑功能。3 3用仪器仪表测试常用集成逻辑门电路的应用电路。用仪器仪表测试常用集成逻辑门电路的应用电路。4 4分析和仿真常用集成逻辑门电路及其应用电路。分析和仿真常用集成逻辑门电路及其应用电路。5 5编写文档记录常用集成逻辑门电路的学习过程和测试结编写文档记录常用集成逻辑门电路的学习过程和测试结果。（一组交一份）果。（一组交一份）6 6相互交流和学习。相互交流和学习。学习要点：学习要点：二极管、三极管的开关特性二极管、三极管的

2、开关特性分立元件门电路分立元件门电路集成门电路及其功能和使用方法集成门电路及其功能和使用方法基本和常用门电路有基本和常用门电路有与门与门、或门或门、非门非门（反相器）、（反相器）、与非门与非门、或非门或非门、与或非门与或非门和和异或门异或门等。等。获得高、低电平的基本方法：利用半导体开关元件的导通、截获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态，如下图。止（即开、关）两种工作状态，如下图。逻辑逻辑0和和1： 电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路，简称逻辑门电路：用以实现基本和常用逻辑运算

3、的电子电路，简称门电路。门电路。图图2-1 获得高、低电平的方法获得高、低电平的方法 图图2-2 高、低电平的逻辑赋值高、低电平的逻辑赋值 a) 正逻辑正逻辑b） 负逻辑负逻辑一、二极管、三极管的开关特性一、二极管、三极管的开关特性1.1.二极管的开关特性二极管的开关特性二极管符号：二极管符号：正极负极uD + ui RL +uo D开关电路 IF 0.5 0.7 iD(mA) uD(V) 伏安特性 UBR 0 Ui0.5V时，时，二极管导通二极管导通。 + ui=0V RL +uo Dui=0V时的等效电路 + + ui=5V RL +uo D 0.7Vui=5V 时的等效电路uououi0

4、V时，二极管截止，如时，二极管截止，如同开关断开，同开关断开，uo0V。ui5V时，二极管导通，如同时，二极管导通，如同0.7V的电压源，的电压源，uo4.3V。二极管的反向恢复时间限制了二极管的开关速度。二极管的反向恢复时间限制了二极管的开关速度。2.2.三三极管的开关特性极管的开关特性Q2ui iB e Rb biC (mA) 直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc cRbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5

5、Vuo=+VCCui=UIHuo=0.3VRbRc+VCCb ce 0.7V0.3V饱和区截止区放大区观看讲解动画观看讲解动画10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V时，因为时，因为uBE0.5V，iB=0，三极管工作在截止状态，三极管工作在截止状态，ic=0。因为。因为ic=0，所以输出电压：，所以输出电压：ui=1V时，三极管导通，基极电流时，三极管导通，基极电流：因为因为0iBIBS，三极管工作在饱，三极管工作在饱和状态。输出电压和状态。输出电压：uoUCES0.3V3.MOS3.MOS管的开关特性管的开关特性 iD(mA) 0uDS(V)

6、0 UT uGS(V)iD(mA)uGS=10V8V6V4V2V工作原理电路工作原理电路转移特性曲线转移特性曲线输出特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态截止状态uiUTuo0二、三种基本门电路二、三种基本门电路1 1、二极管与门二极管与门+VCC(+5V) R 3k Y D1A D2B5V0VABY &A BY0 00 11 01 10001Y=AB A D1 B D2 5V 0V Y R 3k 2.2.二极管或门二极管或门ABY 1uA uBuYD1 D20V 0V0V 5V5V 0V5V 5V0V4.3V4.3V4.3V截 止

7、截 止截 止 导 通导 通 截 止导 通 导 通A BY0 00 11 01 10111Y=A+BA =40+5V Y电路图1逻辑符号AY1k4.3k3.3.三极管非门三极管非门uA0V时，三极管截止，时，三极管截止，iB0，iC0，输，输出电压出电压uYVCC5VuA5V时，三极管导通。基极电流为：时，三极管导通。基极电流为：iBIBS，三极管工作在，三极管工作在饱和状态。输出电压饱和状态。输出电压uYUCES0.3V。mA1mA3 . 47 . 05Bi三极管临界饱和时三极管临界饱和时的基极电流为：的基极电流为：mA16. 01303 . 05BSIAY0110AY AA1电路图逻辑符号Y

8、YGSDB+VDD+10V RD20k当当uA0V时，由于时，由于uGSuA0V，小于开启电压，小于开启电压UT，所以，所以MOS管管截止。输出电压为截止。输出电压为uYVDD10V。当当uA10V时，由于时，由于uGSuA10V，大于开启电压，大于开启电压UT，所以，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为姆。输出电压为uY0V。AY T4 +VCC(+5V) b1 A BR13kT3T2T1Y R4100+VCC(+5V)T5 A BTTL与非门电路T1的等效电路D3c1R13kR2750R3360R5

9、3kD1D21.TTL1.TTL与非门与非门输入信号不全为输入信号不全为1：如：如uA=0.3V， uB=3.6V R4100T4 A BR13kT3T2T1Y+VCC(+5V)T5R2750R3360R53k0.7V0.7V+-3.6V0.3V1V则则uB1=0.3+0.7=1V，T2、T5截止，截止，T3、T4导通导通忽略忽略iB3，输出端的电位为：，输出端的电位为：输出输出Y为高电平。为高电平。uY50.70.73.6VT4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V输入信号全为输入

10、信号全为1：如：如uA=uB=3.6V2.1V则则uB1=2.1V，T2、T5导通，导通，T3、T4截止截止输出端的电位为：输出端的电位为：uY=UCES0.3V输出输出Y为低电平为低电平。BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BY0 00 11 01 11110功能表功能表真值表真值表逻辑表达式逻辑表达式观看观看TTL与非门原理动画与非门原理动画74LS00 的引脚排列图VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 874LS2

11、0 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引脚排列图 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00内含内含4个个2输入与非门，输入与非门，74LS20内含内含2个个4输输入与非门。入与非门。74LS00管脚介绍动画演示管脚介绍动画演示2.TTL非门、或非门、与或非门、与门、或门及异或门非门、或非门、与或非门、与门、或门及异或门 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A

12、 2Y 3A 3Y GND6 反相器 74LS04 的引脚排列图T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器电路A=0时，时，T2、T5截止，截止，T3、T4导通，导通，Y=1。A=1时，时，T2、T5导通，导通，T3、T4截止，截止，Y=0。AY TTL非门非门 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引脚排列图T4ABR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 或非门电路A、B中只要有

13、一个为中只要有一个为1，即高电平，如，即高电平，如A1，则，则iB1就会经过就会经过T1集电结流入集电结流入T2基极，使基极，使T2、T5饱和导通，输出为低电平，即饱和导通，输出为低电平，即Y0。AB0时，时，iB1、iB1均分别流入均分别流入T1、T1发射极，使发射极，使T2、T2、T5均均截止，截止，T3、T4导通，输出为高电平，即导通，输出为高电平，即Y1。BAYTTL或非门或非门 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引脚排列图T4ABCDR1T3

14、T2T1YR4+VCCT5R2R3R5T2T1R1TTL 与或非门电路A和和B都为高电平（都为高电平（T2导通）、或导通）、或C和和D都为高电平（都为高电平（T2导通）导通）时，时，T5饱和导通、饱和导通、T4截止，输出截止，输出Y=0。A和和B不全为高电平、并且不全为高电平、并且C和和D也不全为高电平（也不全为高电平（T2和和T2同时截同时截止）时，止）时，T5截止、截止、T4饱和导通，输出饱和导通，输出Y=1。DCBAYTTL与或非门与或非门与门与门ABAB&1Y=AB=ABAB&YABA+B11或或门门AB1YY=A+B=A+B异或门异或门AB&11YBABABA

15、BABABABABABAY)()(AB=1Y3.OC门及门及TSL门门O C 与 非 门 的 电 路 结 构AB+VC CYR YABCD&O C 门 线 与 图+VC CR Y1 Y2 T1 T2 T3 uB 1问题的提出：问题的提出：为解决一般为解决一般TTL与非门不能与非门不能“线与线与”而设计的。而设计的。A、B不全为不全为1时，时，uB1=1V，T2、T3截止，截止，Y=1。接入外接电阻接入外接电阻R后：后：A、B全为全为1时，时，uB1=2.1V，T2、T3饱和导通，饱和导通，Y=0。BAY外接电阻外接电阻R的取的取值范围为：值范围为：ILOLOLCCmIIUVmaxIHO

16、HOHCCmInIUVminROC门门n个个OC门并联后为负门并联后为负载门的载门的m个输入端提供个输入端提供输入信号时的输入信号时的R。TSL门（三态门）门（三态门）国标符号T4AR13kT3T2T1YR4100+VCC(+5V)T5R2750R3360R53kAE&ENYED电路结构E0时，二极管时，二极管D导通，导通，T1基极和基极和T2基极均被钳制在低电平，因基极均被钳制在低电平，因而而T2T5均截止，输出端开路，电路处于高阻状态。均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平结论：电路的输出有高阻态、高电平和低电平3种状态。种状态。E1时，二极

17、管时，二极管D截止，截止，TSL门的输出状态完全取决于输入信号门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A0时时Y1，为高电平；，为高电平；A1时时Y0，为低电平。，为低电平。&ABFE符号符号输输出出高高阻阻0E 1E ABF 功能表功能表三态门的符号及功能表三态门的符号及功能表&ABFE符号符号输输出出高高阻阻1E0EABF 功能表功能表使能端高使能端高电平电平起作用起作用使能端低使能端低电平电平起作用起作用TSL门的应用：门的应用：G1总线ABE1ENY1EN1AE1

18、ENB1EN1 1ENE1 A1 1ENE2 A2 1ENEn An(a) 多路开关(b) 双向传输(c) 单向总线G1G2G1G2G2Gn作多路开关：作多路开关：E=0时，门时，门G1使使能，能，G2禁止，禁止，Y=A；E=1时，时，门门G2使能，使能，G1禁禁止，止，Y=B。信号双向传输：信号双向传输：E=0时信号向右传时信号向右传送，送，B=A；E=1时时信号向左传送，信号向左传送，A=B 。构成数据总线：让各门的控构成数据总线：让各门的控制端轮流处于低电平，即任何制端轮流处于低电平，即任何时刻只让一个时刻只让一个TSL门处于工作门处于工作状态，而其余状态，而其余TSL门均处于高门均处于

19、高阻状态，这样总线就会轮流接阻状态，这样总线就会轮流接受各受各TSL门的输出。门的输出。4.TTL系列集成电路及主要参数系列集成电路及主要参数TTL系列集成电路系列集成电路74：标准系列，前面介绍的：标准系列，前面介绍的TTL门电路都属于门电路都属于74系列，其典型电系列，其典型电路与非门的平均传输时间路与非门的平均传输时间tpd10ns，平均功耗，平均功耗P10mW。74H：高速系列，是在：高速系列，是在74系列基础上改进得到的，其典型电路与非系列基础上改进得到的，其典型电路与非门的平均传输时间门的平均传输时间tpd6ns，平均功耗，平均功耗P22mW。74S：肖特基系列，是在：肖特基系列，

20、是在74H系列基础上改进得到的，其典型电路系列基础上改进得到的，其典型电路与非门的平均传输时间与非门的平均传输时间tpd3ns，平均功耗，平均功耗P19mW。74LS：低功耗肖特基系列，是在：低功耗肖特基系列，是在74S系列基础上改进得到的，其系列基础上改进得到的，其典型电路与非门的平均传输时间典型电路与非门的平均传输时间tpd9ns，平均功耗，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最集成电路的主流，是应用最广的系列。广的系列。TTL与非门主要参数（1）输出高电平）输出高电平UOH：TTL与非门的一个或几个输入为低电平

21、时的与非门的一个或几个输入为低电平时的输出电平。产品规范值输出电平。产品规范值UOH2.4V，标准高电平，标准高电平USH2.4V。（2）高电平输出电流）高电平输出电流IOH：输出为高电平时，提供给外接负载的最：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电表示电路的拉电流负载能力。流负载能力。（3）输出低电平）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。与非门的输入全为高电平时的输出电平。产品规范值产品规范值UOL0.4V，标准低电平，标准低电平USL0.4V。（4）低电平输出电流）低电平

22、输出电流IOL：输出为低电平时，外接负载的最大输出：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能表示电路的灌电流负载能力。力。（5）扇出系数）扇出系数NO：指一个门电路能带同类门的最大数目，它表示：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般门电路的带负载能力。一般TTL门电路门电路NO8，功率驱动门的，功率驱动门的NO可可达达25。（6）最大工作频率）最大工作频率fmax：超过此频率电路就不能正常工作。：超过此频率电路就不能正常工作。（7）输入开门电平）输入开门电平UON：是在额定负载下

23、使与非门的输出电平达到：是在额定负载下使与非门的输出电平达到标准低电平标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。的输入电平。它表示使与非门开通的最小输入电平。一般一般TTL门电路的门电路的UON1.8V。（8）输入关门电平）输入关门电平UOFF：使与非门的输出电平达到标准高电平：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的门电路的UOFF0.8V。（9）高电平输入电流）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级：输入为高电平时的输入电流，也即当

24、前级输出为高电平时，本级输入电路造成的前级拉电流。输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流）低电平输入电流IIL：输入为低电平时的输出电流，也即当前：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。迟，会影响电路的逻辑功能。（12）

25、空载功耗：与非门空载时电源总电流）空载功耗：与非门空载时电源总电流ICC与电源电压与电源电压VCC的乘的乘积。积。1.CMO反相器反相器uA+VD D+10VTPTN+VD D+10V+VD D+10VSSRO NPRO NN10V0V(a) 电 路(b) TN截 止 、TP导 通(c) TN导 通 、TP截 止uYuYuY（1）uA0V时，时，TN截止，截止，TP导通。输出电压导通。输出电压uYVDD10V。（2）uA10V时，时，TN导通导通，TP截止。输出电压截止。输出电压uY0V。AY 2.CMOS与非门、或非门、与门、或门、与或非门和异或门与非门、或非门、与门、或门、与或非门和异或门

26、CMOS与非门与非门BY+VDDATP1TN1TN2TP2BAYA、B当中有一个或全当中有一个或全为低电平时，为低电平时，TN1、TN2中中有一个或全部截止，有一个或全部截止，TP1、TP2中有一个或全部导通，中有一个或全部导通，输出输出Y为高电平。为高电平。只有当输入只有当输入A、B全为高全为高电平时，电平时，TN1和和TN2才会都导才会都导通，通，TP1和和TP2才会都截止，才会都截止，输出输出Y才会为低电平。才会为低电平。BY+VDDATN1TP2TN2TP1CMOS或非门BAY只要输入只要输入A、B当中当中有一个或全为高电平，有一个或全为高电平，TP1、TP2中有一个或全中有一个或全部

27、截止，部截止，TN1、TN2中中有一个或全部导通，有一个或全部导通，输出输出Y为低电平。为低电平。只有当只有当A、B全为低全为低电平时，电平时，TP1和和TP2才会才会都导通，都导通，TN1和和TN2才会才会都截止，输出都截止，输出Y才会为才会为高电平。高电平。与门ABAB&1Y=AB=ABAB&YABA+B11或门AB1YY=A+B=A+B&1&1 & 1ABCDABCDABCDYYY(a) 由与非门和反相器构成(b) 由与门和或非门构成(c) 逻辑符号CMOS与或非门DCBADCBAYDCBAY&ABY&CMOS异或门异或门BABAB

28、ABABABAY3.3.CMOS OD门、门、TSL门及传输门门及传输门&1YAB+VDDRD外接AB&Y(a) 电路(b) 符号ABYCMOS OD门CMOS TSL门11ENAETP2TP1 YTN1TN2AEY+VDD(a) 电路(b) 符号E=1时，时，TP2、TN2均截止，均截止，Y与地和电源都断开了，输出端与地和电源都断开了，输出端呈现为高阻态。呈现为高阻态。E=0时，时，TP2、TN2均导通，均导通，TP1、TN1构成反相器。构成反相器。可见电路的输出有高阻态、高可见电路的输出有高阻态、高电平和低电平电平和低电平3种状态，是一种状态，是一种三态门。种三态门。C+V

29、DDTGuiuiuouoTPTNCCC(a) 电路(b) 符号CMOS 传输门C0、 ，即，即C端为低电平（端为低电平（0V）、）、 端为高电平（端为高电平（VDD）时，）时， TN和和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一都不具备开启条件而截止，输入和输出之间相当于开关断开一样。样。C1、 ，即，即C端为高电平（端为高电平（VDD）、）、 端为低电平（端为低电平（0V）时，）时，TN和和TP都具备了导通条件，输入和输出之间相当于开关接通一样，都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。1C0CCC4.CMOS数字电路的特点及使用时的注意事项数字电路的特点

30、及使用时的注意事项 （1）CMOS电路的工作速度比电路的工作速度比TTL电路的低。电路的低。 （2）CMOS带负载的能力比带负载的能力比TTL电路强。电路强。 （3）CMOS电路的电源电压允许范围较大，约在电路的电源电压允许范围较大，约在318V，抗干扰，抗干扰能力比能力比TTL电路强。电路强。 （4）CMOS电路的功耗比电路的功耗比TTL电路小得多。门电路的功耗只有几电路小得多。门电路的功耗只有几个个W，中规模集成电路的功耗也不会超过，中规模集成电路的功耗也不会超过100W。 （5）CMOS集成电路的集成度比集成电路的集成度比TTL电路高。电路高。 （6）CMOS电路适合于特殊环境下工作。电

31、路适合于特殊环境下工作。 （7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的电路多余不用的输入端不能悬空，应根据需要接地或接高电平。输入端不能悬空，应根据需要接地或接高电平。CMOS数字电路的特点数字电路的特点使用集成电路时的注意事项 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。内，否则将导致性能下降或损坏器件。 （2）数字集成电路中多余的输

32、入端在不改变逻辑关系的前提）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但电路多余的输入端悬空表示输入为高电平；但CMOS电路，多电路，多余的输入端不允许悬空，否则电路将不能正常工作余的输入端不允许悬空，否则电路将不能正常工作。 （3）TTL电路和电路和CMOS电路之间一般不能直接连接，而需利电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件用接口电路进行电平转换或电流变换才可进行连接，使前级器

33、件的输出电平及电流满足后级器件对输入电平及电流的要求，并不的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。得对器件造成损害。 与门与门 或门或门 非门非门F=AB F=A+BAF &ABFABFABFABF ABFABF A1FAFAFAF 与非门与非门 或非门或非门 OC门门 (两输入与非两输入与非)BAF BAF &ABFABFABF ABFABF ABF&ABFABFABF 国标国标ABE&ABE&ABE国家标准国家标准 三态门三态门 (两输入与非两输入与非) 与或非门与或非门CDAB +ABCDFABCDF& &

34、amp;验证常用门电路的逻辑功能。验证常用门电路的逻辑功能。掌握掌握4 4种常用集成门电路对信号的控制作用。种常用集成门电路对信号的控制作用。了解了解CMOSCMOS集成电路的使用规则。集成电路的使用规则。 一、实验目的和任务一、实验目的和任务实验一实验一 常用集成逻辑门电路的逻辑功能测试常用集成逻辑门电路的逻辑功能测试 二、实验内容及步骤二、实验内容及步骤 1.门电路逻辑功能测试门电路逻辑功能测试 或非门电路或非门电路 1211109814133456712VCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND74LS021111111174LS02321逻辑开关714+5 V逻辑电平

35、指示11异或门电路异或门电路1211109814133456712VCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND74LS86=1=1=1=174LS86123逻辑开关714+5 V逻辑电平指示= =1 1 门电路逻辑功能表门电路逻辑功能表 与非门电路与非门电路1211109814133456712&VCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20&74LS2012 4逻辑开关714+5 V逻辑电平指示56与或非门电路与或非门电路1211109814133456712VCC1BNC1D1Y2A1A2B2D2C2YGND+ + +74LS511

36、CNC74LS511 1310逻辑开关714+5 V逻辑电平指示9811 门电路逻辑功能表门电路逻辑功能表 CMOS与非门电路（与非门电路（CD4011）&1211109814133456712&VDD4B4A4Y3B3A3Y1B1A1Y2B2A2YVSSCD4011&CD4011123逻辑开关714+5 V逻辑电平指示13 12 11 10985 642.门电路中逻辑电平对信号的控制门电路中逻辑电平对信号的控制 或非门电路或非门电路 CH1TG74LS02231逻辑开关714+5 V脉冲信号示波器CH211异或门电路异或门电路 CH1TG74LS86123逻辑开关71

37、4+5 V脉冲信号示波器CH2=1=1与非门电路与非门电路 74LS20126714+5 V4 5CH1逻辑开关脉冲信号CH2TG示波器CH1CH2与或非门电路与或非门电路 74LS511 1310逻辑开关714+5 V逻辑电平指示98脉冲信号TG示波器CH1CH2111归纳异或门、与或非门分别在什么输入情况下，输出低电归纳异或门、与或非门分别在什么输入情况下，输出低电平？什么情况下输出高电平？平？什么情况下输出高电平？2如果要用如果要用74LS51实现如下逻辑功能（与非、或非），应如实现如下逻辑功能（与非、或非），应如何搭接电路？画出原理图。何搭接电路？画出原理图。3多输入的门电路的一个输入

38、端接连续脉冲时，那么：多输入的门电路的一个输入端接连续脉冲时，那么：其余的输入端是什么逻辑状态时，允许脉冲通过？脉冲通其余的输入端是什么逻辑状态时，允许脉冲通过？脉冲通过时，输入和输出波形有何差别？过时，输入和输出波形有何差别？如果仅仅想用一个控制端控制输入信号的通断，其余端口如果仅仅想用一个控制端控制输入信号的通断，其余端口如何处理？例如如何处理？例如74LS51，A端输入信号，用端输入信号，用B做控制端时做控制端时C、D如何处理，用如何处理，用C做控制端时做控制端时B、D如何处理，且输出结果相如何处理，且输出结果相同吗？同吗？ 三、实验问题与讨论三、实验问题与讨论熟悉基本门电路的逻辑功能及测试方法。熟悉基本门电