eda课程设计交通信号灯

1、实用课程设计说明书课程设计名称： EDA交通信号灯题目 学生姓名：专业：学号：指导教师：日期：年 月 日目录1前言12总体方案设计22.1方案分析与选择22.2实现方案33单元模块设计63. 1晶体振荡器63.2供电电路73.3LED灯输出83. 4数码管输出电路84特殊器件的介绍104JCPLD器件介4. 2 FPGA器件介绍104.3 EPFIOK系列器件介绍105软件仿真与调试115.1源代码及说明115. 2仿真结果155.3调试176总结186.1设计收获186.2设计改进18参考文献19附录一：电路原理图201前言随着电子技术的发展，人们的生活水平和质量不断提高，生活设备的智能化程

2、度也 越来越高，这些都离不开电子产品的进步。现代电子产品在性能提高、复杂度增大 的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种 进步的主要因素是生产制造技术和电子设计技术的发展。前者以微细加工技术为代 表，目前已进展到深亚微米阶段，可以在儿平方厘米的芯片上集成数千万个晶体管。 后者的核心就是EDA技术，EDA是指以计算机为工作平台，融合应用电子技术、Il- 算机技术、智能化技术最新成果而研制成的电子CAD通用软件包。特别是近年来科技的飞速发展，EDA技术的应用不断深入，不仅带动传统控制检测 技术日益更新，更在电子信息，通信，自动，控制及计算机应用等领域越显重要。没有

3、EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过 来，生产制造技术的不断进步乂必将对EDA技术提出新的要求。随着电子技术的发 展和人们对电子设计开发的难度及周期要求，EDA技术必将广发应用于电子设计的 各个领域，因此本设计也采用了 EDA的设汁方法，其设讣的优越性明显高于传统的 设计方法。在现代城市中，人口和汽车日益增长，市区交通也日益拥挤，人们的安全问题也 日益重要。因此，红绿交通信号灯成为了交管部门管理交通的重要手段。那么，要想在 十字路口中做到车辆穿梭，行人熙攘，车行车道，人行人道，有条不紊，要靠什么来实 现这井然秩序呢？靠的就是交通信号灯的自动指挥系统。传统的

4、交通信号灯控制电路 是山振荡电路、三进制计数器、译码电路、显示驱动电路和开关控制电路等电路组 成。在本课程设计中，通过EDA设计程序使十字路口的工作顺序为B方向红灯亮65秒, 前40秒A方向绿灯亮，后5秒黃灯亮，接着15秒左转灯亮，最后5秒亮黃灯。然后A 方向红灯亮55秒，前30秒B方向绿灯壳，后5秒黃灯亮，接着15秒左转灯亮，最后5 秒亮黄灯，依次重复。本设计立足系统可靠性及稳定性等高技术要求，采用FPGA芯片实现汽车尾灯 控制电路，其电路设计比较简单，外围电路少，易于控制和检查。文案实用2总体方案设计2.1方案分析和选择通过分析可以知道，所要设计的交通灯信号控制电路要能够适用于十字交义路口

5、。 其示意图如下图所示，A方向和B方向各设红（R）、黄（Y）、绿（G）和左拐（L）四盏 灯，四种灯按合理的顺序亮灭，在跳变过程中，使得行驶的车辆有足够的时间停下来。 还要求在A和B方向各设立一组计时显示器将各灯亮的时间以倒计时的形式显示出来。Rl Yl Gl LI 向l B图2. 1 十字交义路口交通灯简略图要实现路口交通灯系统的控制方法很多，可以用标准逻辑器件、单片机和可编程 序控制器等方法。若用单片机来实现的话，其模型可以曲电源电路、单片机主控电路、 无线收发控制电路四部分组成。在电源电路中，需要用到+5v的直流稳压电源，无线收 发控制电路和显示电路可有编码芯片和数据发射模块两部分组成，主

6、控电路元件为 AT89C51.硬件设计完成后还要利用计算机软件进行软件部分设计才能够实现相应的功 能，虽然山此设计的控制器比较稳定，但这些控制方法的功能修改及调试都需要硕件电 路的支持。因此，在一点程度上增加了功能修改和系统设计与调试的困难。然而，若使用基于FPGA的设计方法则具有周期短，设计灵活，易于修改等明显的 优点，随着FPGA器件、设讣语言和电子设计自动化工具的发展和改进，越来越多的电子 系统釆用FPGA来设计。未来，使用FPGA器件设计的产品将应用于各个领域。因此，此 次的交通信号灯控制设计选择采用基于FPGA的设计方案来实现所需求的功能和要求。2. 2实现方案2. 2.1交通灯系统

7、控制框图如图2所示:图21系统框图2. 2. 2计数值与交通灯亮灭关系图：设A方向的车流量较B方向大，因此设A方向红、黃、绿、左拐灯亮时长分别为55、5、40、15秒，B方向红、黄、绿、左拐灯亮时长分别为63、5、30、15秒，与此同时 山数码管指示当前状态（红、黃、绿、左拐）的剩余时间。AG40sY5sL15s3Y5sZN3R55s -*VI1AJSPI*-c1ZIrJ,BR65sL二C560.33UF20.1UF：5.0VUlVCC3.V1117-3.3113KIVOIltIk、Cl二 C2、C：CJIOUF 门 6V0.1UFIOUF16V0.1UF217i本设计中使用到的+5V电源，可

8、用于为上拉电阻提供电圧；3. 3V电源，用于为FPGA 芯片提供工作电压；在FPGA芯片管脚上，而VCCIo是芯片输入输出引脚工作电源，根 据输入输出的设备不同，可以接2. 5 V、3.3 V或5.0 VO三端稳压器输入端接电容Ci 可以进一步滤除纹波，输出端接电容Co可以改善负载的瞬态影响，使电路稳定工作。3.3 LED灯输出电路CC33T_R30DLE1111EDLR33 D2LEDZlEDLR34D3DLEr/1D4ErML图3.3 LED灯输出电路本电路设计由若干个LED灯来模拟十字路口红、黃、绿、左拐灯的亮灭状态，图中 以Vcc3. 3V作为控制电压当PS 口为低电平时其所在的LED

9、灯按时钟频率同步点亮，同 时指示汽车的安全行驶。在LED电路上串联一个电阻，可以分压限流对LED灯起保护作 用。考虑到不同颜色灯的正向压降不同，如图中用3. 3V点亮RLED时，电阻RLED二 (3. 3-ULED) /ILED, ULED为正向压降，ILED为通过电流，一般不允许大于20mA,可见 各LED所需的串联电阻大小也应有所区别。3. 4数码管输出电路发光二极管(LED是一种山磷化镣(GaP)等半导体材料制成的，能直接将电能转变 成光能的发光显示器件。当其部有一一电流通过时，它就会发光。7段数码管一般由 图32供电电路文案实用8个发光二极管组成，其中由7个细长的发光二极管组成数字显示

10、，另外一个圆形的发 光二极管显示小数点。当发光二极管导通时，相应的一个点或一个笔画发光。控制相应 的二极管导通，就能显示出各种字符，尽管显示的字符形状有些失真，能显示的数符数 量也有限，但其控制简单，使有也方便。此次设计采用动态显示方法一位一位地轮流点亮各位显示器（扫描），对于显示器 的每一位而言，每隔一段时间点亮一次。虽然在同一时刻只有一位显示器在工作（点亮）, 但利用人眼的视觉暂留效应和发光二极管熄灭时的余辉效应，看到的却是多个字符同 时”显示。显示器亮度既与点亮时的导通电流有关，也与点亮时间和间隔时间的比例有 关。调整电流和时间参烽，可实现亮度较高较稳定的显示。动态显示器的优点是节省硬

11、件资源，成本较低，但在控制系统运行过程中，要保证显示器正常显示，CPU必须每隔 一段时间执行一次显示子程序，这占用了 CPU的大量时间，降低了 CPU工作效率，同时 显示亮度较静态显示器低。Rll4特殊器件的介绍4. 1 CPLD器件介绍CPLD是COmPIeX PrOgrammabIe LOgiC DeViCe的缩写，它是有最早的PLD器件发展 形成的高密度可编程逻辑器件，它具有编程灵活、集成度高、设计开发周期短、适用围 宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、 性强、价格大众化等特点。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集 成电路。其

12、基本设汁方法是借助集成开发软件平台，用原理图、硬件描述语言等方法， 生成相应的标文件，通过下载电缆(“在系统”编程)将代码传送到Ll标芯片中，实 现设计的数字系统。许多公司都开发出了 CPLD可编程逻辑器件。比较典型的就是Altera Lattice、 XiIinX世界三大权威公司的产品。如AItera公司的MAXll器件，就是其极具代表性的 一类CPLD器件，是有史以来功耗最低、成本最低的CPLDo MAX II CPLD基于突破性的 体系结构，在所有CPLD系列中，其单位I/O引脚的功耗和成本都是最低的。AItera公司的MAX7000A系列器件是高密度、高性能的EPLD,它是基于第二代M

13、AX 结构，采用CMOS EPROM工艺制造的。该系列的器件具有一定得典型性，其他结构都与 此结构非常的类似。它包括逻辑阵列块、宏单元、扩展乘积项、可编程连线阵列和IO 控制部分。由于大多数CPLD是基于乘积项的“与或”结构，故适合设计组合逻辑电路。4. 2 FPGA器件介绍FPGA(Field-PrOgrammab 1 e Gate Array)可以达到比PLD更高的集成度，它是在 PAL、GAL、EPLD等可编程器件的基础上进一步发展起来的，具有更复杂的布线结构和逻 辑实现。PLD器件和FPGA的主要区别在于PLD是通过修改具有固定连电路得逻辑功能来 进行编程，而FPGA是通过修改一根或多

14、根分割宏单元的基本功能块的连线的布线来进 行编程。它一般由可嵌入式阵列块(EAB).逻辑阵列块(LAB)、快速互联通道(FdSt TraCk) IO单元(IOE)组成。AItera CyCIOnell采用全铜层、低K值、1. 2伏SRAM工艺设计，裸片尺寸被尽可 能最小的优化。采用300毫米晶圆，以TSMC成功的90mn工艺技术为基础，CyCIOne II 器件提供了 4,608到68, 416个逻辑单元(LE),并具有一整套最佳的功能，包括嵌入式 18比特xl8比特乘法器、专用外部存储器接口电路.4kbit嵌入式存储器块、锁相环(PLL) 和高速差分I/O能力。CyCIOne II器件扩展了

15、 FPGA在成本敬感性、大批量应用领域的 影响力，延续了第一代CyCIOne器件系列的成功。4.3 EPFIOK系列器件介绍FLEXIOK系列器件是工业界笫一个嵌入式FPGA,具有高密度低成本、低功耗等特点。 该系列器件有PLCC. TQFP. PQFP三种封装形式，EPFIOKIO是一种常见的器件，其典型 门数为IOOOOno 576个逻辑单元，72个逻辑整列块，3个嵌入式整列块，6144个RAM, 720个寄存器,最大I/O数U 134, EPFIOKIOLC84-4中84代表管脚数。文案5软件仿真与调试5. 1源代码及说明LlBRARY IEEE;USE IEEE. STD_L0GIC_

16、1164. ALL;USE IEEE. STD_LOGIC_ARITH. ALL;USE IEEE. STD-LOGICeUNSIGNED. ALL;ENTlTY traffic ISPORT(elk:in StdeIOgiC;m_r_y_g:OUt Std_IOgiC-VeCtOr(2 downto O);s_r_y_g:OUt Std-logiC-VeCtOr(2 downto O)）；END traffic;ARCHlTECTURE ex OF traffic ISCOMPONENT decoder ISPORT (Jir: in St Ci_IOgiC-VeCtOr (1 down t

17、o O);m_r_y_g:OUt Std-IOgiC-VeCtOr(2 downto O);S_r_y_g:OUt Std_IOgiC_VeCtor(2 downto 0); END COMPONENT ;COMPONEXT ControI ISPORT(CIk: IN STD.LOGIC;m, s, i:IN STD.LOGIC;em, es, ei:OUT STD.LOGIC;q：OUT STD_LOGlC_VeCtOr(1 downto 0);END COMPONENT;COMPONENT CoUnt50 ISPORT(CIk: IN STD.LOGIC;em:IN STD_LOGIC;

18、m:OUT STD.LOGIC);END COMPONENT;COMPONENT CoUnt30 ISPORT(CIk: IX STD.LOGIC;es:IN STD_LOGIC;S:OUT STD.LOGIC);END COMPONENT;COMPONENT COUnt5 ISPORT(CIk:IN STD_LOGIC;ei:IN STD_LOGIC; i:OUT STD_LOGlC);END COMPONENT;SignaI tern, tei, tes, tm, ti, ts: Std-IOgiC;SignaI State:Std-IOgiC-VeCtOr(1 downto 0);BEG

19、lNu:COUnt50PORT MAP(CIk, tern, tm);ul:COUnt30PORT MAP(CIk,tes,ts);u2:COUnt5PORT MAP(CIk,tei,ti);u3:COntrOIPORT MAP(CIk, tm, ts, ti, tern, tes, tei, State);u4:decoder PORT MAP(State, m_r_y_g, s_r_y_g);END ex;5 2仿真结果通过QUdrtUSlI软件，我们进行了仿真，其仿真波形如下图:SimUIatjOn WaVefOrm5SinUIfttic tode：CB Me Tio Bar A 英19

20、.C25nH Prl0曰 c3 1NTm&2 IH (63fc*5MIeSJMTwSHTMT2JMTC33WTCOJ曰 IO3LW?-.MI2 11MTC&312HT (S333InMI2 15*2 16-.WTCn:丁1_JTjn403 P * 9D Z 5E0.Q nx B40 D n. 72J O Qft 030 P n 3B0.Q nxao. D nn.二 fHRBHfliS10JLrLrLrLrLrLrLrUmrLrLnrLnrLnrLrLrUmnrumrLnrLrLarLrlrLrLrLn图51波形仿真图（一）5.3调试在QUartUSlI软件中，通过对所设计的硬件描述语言代码进行

21、波形仿真后，达到了 预期效果，于是，我们在该软件上进行下载配置设置。在ASSignmentS菜单下选中 Devices,在 Fam订y 栏选择 ACEXlK,选中 EPFIOKIOLC844 器件。再在 ASSignnIentS 菜 单下选中PinS按照相应要求对管脚进行锁定。最后在TOOIS菜单下，选中Programmer, 对配置方式进行设置，这里选择PaSSiVe Seril(PS)被动串行模式。选择好要下载的硬 件设备后点击Start即可开始编程下载了。调试过程为在线调试。在通过调试中，我们发现了很多问题.在软件上能实现仿真 的程序不一定在硬件电路上就能运行，原因有很多，这里是由于电路

22、中的时钟频率太快, 若不增加一个分频电路，灯闪烁时间太快，肉眼无法观察，故设计了一个20MHZ到2HZ 的分频电路。调试中的实际问题需要考虑，人同时按多个键的同步性，不能达到时钟的 精度，比如模拟键盘的输入状态是高电平有效，山于分频的运算很大，故增加分频电路 后，在QUartUSlI软件中则不能进行正确的仿真，可以直接将程序下载到电路板上去调 试。6总结6. 1设计收获两周的课程设讣结束了，通过这次设计，我的理论知识掌握得更扎实，动手能力 明显提高。同时，通过网上搜索图书馆查阅资料等方式认识到了自己知识的局限性。我 学到许多知识，也认识到理论联系实践的重要。在设计当中遇到了许多以前没遇到的困 难。学会了利用许多的方法去解决所遇到的问题。编好程序后，虽然总是出错，比如说 状态不能改变，绿灯不能按时闪烁等，但是经过多次研究在老师和同学的帮助下终于找 到问题所在并纠正。这次设计，让我感受最深是：在仿真的阶段遇到很多的问题，我们 一定要具备一定的检查、排除错误的能力。我深刻认识到了 “理论联系实际”的这句话 的重要性与真实性。而且通过对此课程的设计，我不但知道了以前