微机原理及接口技术 第2章

1、微机原理与接口技术微机原理与接口技术1郑州师范学院郑州师范学院信息科学与技术学院信息科学与技术学院主讲人：吉晓宇2n简介：简介：n80486是是Intel 1989年年4月推出的月推出的32位微处理器。位微处理器。 在在Intel32位微处理器的体系演化过程中，具有承上启下的地位。位微处理器的体系演化过程中，具有承上启下的地位。n32位微处理器是指在微处理器内部以位微处理器是指在微处理器内部以32位寄存器为单位进行位寄存器为单位进行数据处理。数据处理。n在数据传送时，根据发送端与接受端处理数据的速在数据传送时，根据发送端与接受端处理数据的速度不同，可能在度不同，可能在128位、位、64位、位、

2、32位、位、16位或位或8位位二进制位为单位，进行数据的传送。但在内存中总二进制位为单位，进行数据的传送。但在内存中总是以是以8位二进制位为单位来存放数据。位二进制位为单位来存放数据。nhttp:/ 80486微处理器3n本章内容：本章内容：n80486 的内部结构的内部结构 n80486的工作模式介绍的工作模式介绍 n80486的存储体系结构的存储体系结构n80486的的FPU第2章 80486微处理器42.1 80486 的内部组成的内部组成 n基本结构介绍基本结构介绍8大部分组成：大部分组成：总线接口部分（总线接口部分（BIU）指令预取部分（指令预取部分（IPU）高速缓冲（高速缓冲（Ca

3、che）译码部分（译码部分（IDU）控制与保护部分控制与保护部分运算部分（运算部分（ALU）浮点运算器（浮点运算器（FPU）存储管理部分存储管理部分分段与分页部件（分段与分页部件（MMU）6l BIU的地址驱动器通过的地址驱动器通过32位系统地址线与位系统地址线与Cache相连，以相连，以获取缓存在获取缓存在Cache中的中的32位地址，保证外部位地址，保证外部32位地址总线（位地址总线（芯片引脚）与内部地址总线的数据传送。芯片引脚）与内部地址总线的数据传送。l 写缓冲存储器通过写缓冲存储器通过32位写数据线与位写数据线与Cache相连，保证相连，保证CPU能够向连接在外部能够向连接在外部32

4、位数据总线上的存储器写入数据。位数据总线上的存储器写入数据。 数据总线收发器通过数据总线收发器通过32位读数据线与位读数据线与Cache和和IPU相连，相连，说明说明CPU从外部读入的数据既可以暂时存入从外部读入的数据既可以暂时存入Cache，也可以，也可以是直接进入指令流水线。是直接进入指令流水线。1、总线接口部件、总线接口部件实现内部总线与外实现内部总线与外部总线的数据传送部总线的数据传送7 代码预取操作是利用总线空闲周期，不断将后续指令代码预取操作是利用总线空闲周期，不断将后续指令从高速缓存中或内存中从高速缓存中或内存中取入，放置在指令队列中，直到取入，放置在指令队列中，直到装满为止。装

5、满为止。 该部件有两个该部件有两个16字节的字节的队列寄存器（队列寄存器（8086？）？），它与，它与Cache之间有一条之间有一条128位（位（8*16）宽度的通道，因此，）宽度的通道，因此，每次从每次从cache最多可取最多可取16字节的信息。字节的信息。 这种指令的取入和分析执行的并行操作，避免了译码这种指令的取入和分析执行的并行操作，避免了译码部件因总线忙碌不能及时取入后续指令，而暂时停机的部件因总线忙碌不能及时取入后续指令，而暂时停机的可能性。可能性。2、指令预取部件、指令预取部件8容量为容量为8KB，用来存放，用来存放CPU最近执行的数据或指令，最近执行的数据或指令，Cache位于

6、位于CPU和主存储器之间。和主存储器之间。与指令预取部分的数据连接宽度为与指令预取部分的数据连接宽度为128位而不是位而不是32位，每次操位，每次操作可以从作可以从Cache中取出中取出128位（而不是位（而不是32位）的数据到位）的数据到IPU，提，提高了传送效率。高了传送效率。温故而知新：温故而知新：8086是否有内部是否有内部Cache？Cache的工作原理？的工作原理？3、高速缓冲存储器、高速缓冲存储器Cache9l 从指令预取队列中取出指令进行从指令预取队列中取出指令进行译码译码。 将指令转换成将指令转换成微指令入口地址微指令入口地址和和操作数地址操作数地址。注：微指令入口地址送往控

7、制存储器注：微指令入口地址送往控制存储器ROM（说明（说明80486的控制器是存储控制器，而不是组合逻辑控的控制器是存储控制器，而不是组合逻辑控制器），操作数地址送往制器），操作数地址送往MMU。 由控制和保护部件通过微指令总线指挥各部件协同工作。由控制和保护部件通过微指令总线指挥各部件协同工作。4、指令译码部件、指令译码部件10l产生微指令，通过产生微指令，通过微指令总线微指令总线对运算部件、存储管理部件对运算部件、存储管理部件、指令译码器发控制信号。、指令译码器发控制信号。l微处理器的每微处理器的每一条一条指令都有指令都有一组一组相应的微指令，存放在控相应的微指令，存放在控制制ROM中，它

8、们作为可以为机器识别的命令，用来依次产中，它们作为可以为机器识别的命令，用来依次产生对各部件实际操作所需的一系列控制信号。生对各部件实际操作所需的一系列控制信号。 译码器产生的微指令入口地址就是指向该组命令的地址，译码器产生的微指令入口地址就是指向该组命令的地址，也就是也就是ROM地址。地址。5、控制与保护部件、控制与保护部件11 称为称为定点定点运算部件运算部件 包括算术逻辑单元包括算术逻辑单元ALU、桶形移位器、桶形移位器、8个通用寄存个通用寄存器和若干专用寄存器。器和若干专用寄存器。 移位器主要完成移位操作，例如移位器主要完成移位操作，例如: 14 运算运算 和和8086的运算部件相似。

9、的运算部件相似。6、算术逻辑运算部件、算术逻辑运算部件12 专门用来处理专门用来处理实数实数（其实就是浮点数类型）运算和（其实就是浮点数类型）运算和一些一些复杂运算复杂运算。 复杂运算包括对数运算、指数运算、三角函数等。复杂运算包括对数运算、指数运算、三角函数等。 FPU和和ALU是是并行并行的两个部件，可以同时执行各自的两个部件，可以同时执行各自的运算的运算7、浮点运算部件、浮点运算部件13l由分段部件和分页部件共同组成。由分段部件和分页部件共同组成。l80486中有中有6个个16位的段寄存器，不同工作方式下这些位的段寄存器，不同工作方式下这些段寄存器的作用不同。（段寄存器的作用不同。（80

10、86的段寄存器呢？）的段寄存器呢？）l80486实地址工作方式下由逻辑地址产生物理地址的方实地址工作方式下由逻辑地址产生物理地址的方式与式与8086相同。回顾相同。回顾8086的相关方法。的相关方法。l80486保护工作方式下由逻辑地址产生物理地址的方法保护工作方式下由逻辑地址产生物理地址的方法需要用到分段部件和分页部件，使用段页转换将逻辑地需要用到分段部件和分页部件，使用段页转换将逻辑地址转换为物理地址。址转换为物理地址。2、存储管理部件、存储管理部件14分分9组：组：n8个通用寄存器n1个指令指针寄存器n1个状态标志寄存器n6个段寄存器n4个系统地址寄存器n4个控制寄存器n5个测试寄存器n

11、8个调试寄存器1. 其他寄存器，如浮点寄存器内部寄存器内部寄存器15（1）通用寄存器）通用寄存器用于存放数据或地址，可进行用于存放数据或地址，可进行32位、位、16位、位、8位、位、1位运算。位运算。8086为为16位，其余相同。位，其余相同。 8个个32位的位的：EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP 其低其低16位可独立使用位可独立使用，称：，称：AX，BX，CX，DX，SI，DI，BP，SP。 可作为可作为8位寄存器使用是位寄存器使用是：AH，AL，BH，BL，CH，CL，DH，DL。17（2）指令指针）指令指针放相对于代码段基址的偏移量，指向计算放相对于代码段基

12、址的偏移量，指向计算机即将执行的指令。机即将执行的指令。32位的寄存器，称位的寄存器，称EIP，其低，其低16位可独立使用，称位可独立使用，称IP。在实模式下，在实模式下，IP 与与CS组合后，形成组合后，形成20位的物理地址。位的物理地址。（3）标志寄存器）标志寄存器(EFLAGS)其低其低16位可独立使用，称位可独立使用，称FLAGS，实模式下很有用。，实模式下很有用。比比8086多出的标志位有多出的标志位有IOPL、NT、RF、VM、AC。18IOPL：I/O特权级标志位，用于保护方式下特权级标志位，用于保护方式下I/O指令的执行级别。指令的执行级别。NT：任务嵌套标志位，用来表示当前任

13、务是否嵌套在另一个任务中。：任务嵌套标志位，用来表示当前任务是否嵌套在另一个任务中。RF：恢复标志位，置：恢复标志位，置1时忽略异常和中断，成功执行完一条指令后会自动时忽略异常和中断，成功执行完一条指令后会自动清清0。VM：虚拟：虚拟8086方式标志，保护方式下将该位置方式标志，保护方式下将该位置1可以进入虚拟可以进入虚拟8086方式方式，进入虚拟方式后该位清，进入虚拟方式后该位清0会返回保护方式。会返回保护方式。AC：对准标志位，置：对准标志位，置1时会对访问地址进行字、双字或者时会对访问地址进行字、双字或者4字对准检查，字对准检查，清清0时不会检查对齐。时不会检查对齐。CF1PFAF0ZF

14、SFTFIFDFOFIOPLNT0RFVMAC012345678910111213141516171831 19（4）段寄存器）段寄存器指出代码和数据所用的存储空间，有指出代码和数据所用的存储空间，有6个个16位的，位的，8086的段寄存器只有的段寄存器只有4个个。实地址方式和虚拟实地址方式和虚拟8086方式：方式：l 段地址为段地址为16位，段寄存器可以存放真实的段地址位，段寄存器可以存放真实的段地址保护方式：保护方式：l 段地址为段地址为32位，段寄存器只有位，段寄存器只有16位，无法存放段地址，只能存放段的位，无法存放段地址，只能存放段的选择符选择符 153位共位共13位表示位表示索引索

15、引，能够寻址的范围为，能够寻址的范围为213 第第2位位TI为描述符表的类型选择位（全局还是局部）为描述符表的类型选择位（全局还是局部） 10位共位共2位为特权位，为了实现所谓的位为特权位，为了实现所谓的“保护保护” 只有请求者特权级只有请求者特权级RPL高于高于(数字低于数字低于)或等于相应的描述符特权级或等于相应的描述符特权级DPL，描述符才能被存取，这就可以实现一定程度的保护。，描述符才能被存取，这就可以实现一定程度的保护。20（5）系统地址寄存器）系统地址寄存器又称保护方式寄存器（仅在保护模又称保护方式寄存器（仅在保护模式下使用）。式下使用）。GDTR，存放全局描述附表的基址与界限，存

16、放全局描述附表的基址与界限IDTR，存放中断描述附表的基址与界限，存放中断描述附表的基址与界限LDTR，存放，存放LDT所在段的段选择符与段描述符所在段的段选择符与段描述符TR，存放，存放TSS所在段的段选择符与段描述符所在段的段选择符与段描述符32位段基址16位段界限GDTR或IDTR15 047 16选择符LDTR或TR63 32 31 12 11 015 032位段基址20位段界限段属性选择符描述符选择符描述符描述符描述符描述符存储段段寄存器段描述符表GDT内存基地址GDTR界限索引值段基址访问控制界限段描述符13位索引值832位基地址32位的段描述符地址段描述符表同样存放在物理内存中它

17、是受操作系统保护的特殊内存区域由GDTR寄存器得来每个描述符占8个字节，内存地址都是以字节为单位进行编址，所以其索引值必须是8的倍数由CS、DS、SS、ES、FS、GS寄存器得来22总结：总结：1、80486的实地址方式和虚拟的实地址方式和虚拟8086方式下的分段方法与方式下的分段方法与8086相相同，都是由同，都是由CS、DS等段寄存器直接决定相应段的起始地址，等段寄存器直接决定相应段的起始地址，即段基址，每一个分段与相应的段寄存器一一对应。即段基址，每一个分段与相应的段寄存器一一对应。2、80486的保护方式下的分段是与段描述符一一对应，每一个的保护方式下的分段是与段描述符一一对应，每一个

18、段描述符对应一个分段，段描述符中的基地址就是段基址，而段描述符对应一个分段，段描述符中的基地址就是段基址，而段描述符也是以段描述附表的形式存放在内存中，要想得到段段描述符也是以段描述附表的形式存放在内存中，要想得到段描述符的值必须首先得到它在内存中的地址，这个地址是由描述符的值必须首先得到它在内存中的地址，这个地址是由GDTR、IDTR等寄存器所指定的段描述符表的起始地址和等寄存器所指定的段描述符表的起始地址和CS、DS等寄存器所指定的等寄存器所指定的13位索引值共同生成的。位索引值共同生成的。23（6）控制寄存器）控制寄存器CR0，CR1，CR2，CR3 为为32位的。位的。CR0保存系统的

19、控制和状态信息。保存系统的控制和状态信息。CR1Intel为以后开发保留为以后开发保留CR2保留了所检测到的上一个页面故障的保留了所检测到的上一个页面故障的32位线性地址位线性地址CR3保留页目录表的物理基址。保留页目录表的物理基址。24（7）测试寄存器）测试寄存器n测试寄存器测试寄存器 TR3TR7（5个）个）用于测试片内用于测试片内cache和用旁视缓和用旁视缓冲区冲区TLB。（8）调试寄存器）调试寄存器n调试寄存器调试寄存器 DR0DR3用于设置数据存取断点和代码执行断点。用于设置数据存取断点和代码执行断点。n调试断点寄存器：调试断点寄存器：DR6指明断点的当前状态。指明断点的当前状态。

20、n调试控制寄存器调试控制寄存器 DR7选择调试功能和设置断点。选择调试功能和设置断点。DR4，DR5保留。保留。25三种工作方式三种工作方式n 实地址方式（实地址方式（REALREAL）n 保护方式（保护方式（PROTECTEDPROTECTED）n 虚拟虚拟80868086方式方式 （VIRTUAL8086）2.2 80486 的工作方式的工作方式26实地址方式实地址方式 8048680486在加电和复位后就在加电和复位后就进入实地址方式进入实地址方式，使，使8048680486与与80868086有相同的基本有相同的基本体系结构，功能增强，在此模式下地址线体系结构，功能增强，在此模式下地址

21、线A31A20全部为低电平。全部为低电平。1 1 存储空间及实地址模式下的编址存储空间及实地址模式下的编址存储空间为存储空间为2 22020字节，即字节，即1M1M字节。采用分段方式，每段大小固定为字节。采用分段方式，每段大小固定为64K字节，存储段可以彼此覆盖，即一个字节，存储段可以彼此覆盖，即一个64K字节的段如未用完，另一个段字节的段如未用完，另一个段可以覆盖未用的存储区可以覆盖未用的存储区 （1） 物理地址的形成：物理地址的形成：物理地址物理地址=段基址段基址*16偏移地址偏移地址 左移左移4位位 有效地址有效地址例：例：CS内容为内容为1000H，IP为为8888H，则实模式下的物理

22、地址是，则实模式下的物理地址是 10000H8888H18888H段基址：段基址：CS、DS、ES、SS。偏移地址：偏移地址：IP、DI、SI、BP、SP等。等。27段寄存器值段寄存器值偏移量偏移量+物理地址物理地址16位位4位位16位位20位位存储器物理地址的计算方法存储器物理地址的计算方法28 CS 0000 IP代码段代码段 DS或或ES 0000 SI、DI或或BX SS 0000 SP或或BP数据段数据段堆栈段堆栈段存储器存储器（2）段寄存器和偏移地址寄存器组合关系段寄存器和偏移地址寄存器组合关系292 保留的地址空间保留的地址空间 （1） 中断向量区：中断向量区：地址为地址为000

23、0，0000H0000，03FFH，每一个中断向量占每一个中断向量占4个字节。个字节。（2） 系统初始化区：系统初始化区： 地址为地址为FFFF，FFF0HFFFF，FFFFH。3、在实地址方式下，运行的程序不分特权等级、在实地址方式下，运行的程序不分特权等级，实际上，实地，实际上，实地址方式下的程序相当于工作在特权级址方式下的程序相当于工作在特权级0，除保护虚地址方式下的，除保护虚地址方式下的一些专用指令外，所有其他指令都能在实地址方式下运行。一些专用指令外，所有其他指令都能在实地址方式下运行。4、在实地址工作方式下，将、在实地址工作方式下，将CR0中中PE位置位置1，80486就转移就转移

24、到保护模式。到保护模式。30保护模式保护模式特点特点支持多用户操作系统，支持多用户操作系统，能快速的进行任务切换和任能快速的进行任务切换和任务保护环境，务保护环境，同时也向下兼容。同时也向下兼容。 1 1 保护保护n目的目的避免程序间的相互干扰。避免程序间的相互干扰。n实现方法实现方法设立特权级。设立特权级。特权级分为特权级分为4 4级（级（0303），值越小），值越小，特权越高。，特权越高。n特权规则特权规则： 特权级特权级P P存储的数据，由存储的数据，由P P级的特权级进行访问具有特权级级的特权级进行访问具有特权级P P的程序和过程，只能由的程序和过程，只能由P P级上执行的任务调用。级

25、上执行的任务调用。31段寄存器段寄存器不再直接不再直接存放存放段基址，而是存放指示段基址的段基址，而是存放指示段基址的选择符选择符。段寄存器中的。段寄存器中的T1位决定一个任务（程序）可以拥有一个全局位决定一个任务（程序）可以拥有一个全局描述符表和一个局部描述符表。描述符表和一个局部描述符表。选择符选择符用于用于选择选择某个描述符表中的某个描述符表中的描述符描述符。13位选择码决定了位选择码决定了每个描述符表中最多有每个描述符表中最多有213个描述符。因此一个任务可拥有的个描述符。因此一个任务可拥有的描述符数目最多为描述符数目最多为2213个（即个（即16KB个段）。个段）。每个描述符每个描述

26、符指示存储器的位置、长度和访问权限等指示存储器的位置、长度和访问权限等。当描述符。当描述符中的中的G位为位为1时，相应的段长度为时，相应的段长度为220212 （即（即4GB）字节）字节故一个任务最多可拥有的故一个任务最多可拥有的编程空间编程空间为：为： 2213220212=246=64TB32虚拟虚拟80868086方式方式 n当标志寄存器中位当标志寄存器中位VMVM置置1 1时，进入虚拟时，进入虚拟80868086方式。方式。nCPUCPU的工作过程与保护方式下的工作过程相同。的工作过程与保护方式下的工作过程相同。n允许允许同时执行同时执行80868086的操作系统及应用程序以及的操作系

27、统及应用程序以及486486的操作系的操作系统及统及486486应用程序应用程序，因此，多用户可同时使用一台，因此，多用户可同时使用一台486486微处微处理器，理器，用用3232位机的代码去模拟运行位机的代码去模拟运行1616位机的程序位机的程序 。n与实方式相同的形式使用段寄存器与实方式相同的形式使用段寄存器，以形成线性基地址（，以形成线性基地址（即即寻址的地址空间为寻址的地址空间为1MB1MB，段长，段长64KB64KB，段寄存器存放段基址，段寄存器存放段基址）。）。通过分页功能，可把虚拟通过分页功能，可把虚拟8686下的下的1MB1MB地址空间映象到地址空间映象到486486微处理器的

28、微处理器的4GB4GB的物理空间的任意位置。的物理空间的任意位置。3334物理空间（又称主存空间）物理空间（又称主存空间）：主存的实际空间，因：主存的实际空间，因80486有有32根地根地址线，因此其实际可访问的空间可达址线，因此其实际可访问的空间可达232字节（字节（4GB），在编程时只），在编程时只能通过给相应的寄存器赋值，由寄存器所决定的逻辑地址来内部生成能通过给相应的寄存器赋值，由寄存器所决定的逻辑地址来内部生成。例如：在实地址方式下，给例如：在实地址方式下，给DS赋值赋值0000H，BX赋值赋值0010H，则，则DS：BX称为逻辑地址，其值为称为逻辑地址，其值为0000:0010，这

29、两个寄存器的值由，这两个寄存器的值由CPU内部的地址加法器自动生成内部的地址加法器自动生成00010H的物理地址，并送到地址线的物理地址，并送到地址线上进行寻址，地址线是不能通过程序直接赋值的。上进行寻址，地址线是不能通过程序直接赋值的。在实地址方式下，在实地址方式下，80486的的32根地址线只有根地址线只有A0A19有效，因此此有效，因此此方式下的物理空间为方式下的物理空间为220,1MB。2.3 80486的存储体系结构的存储体系结构35逻辑空间（又称虚拟空间）逻辑空间（又称虚拟空间）：虽然：虽然80486只有只有4GB的实际物理空间的实际物理空间，但在编程时所使用的是，但在编程时所使用

30、的是逻辑地址。逻辑地址。这个逻辑地址在实地址方式下就是这个逻辑地址在实地址方式下就是CS：IP的方式，而的方式，而CS和和IP都是都是16位且相互独立，因此该方式下逻辑地址就是位且相互独立，因此该方式下逻辑地址就是32位，也就是说程序中位，也就是说程序中可以写可以写0000：0000HFFFF：FFFFH之间的任何一个地址，通过逻之间的任何一个地址，通过逻辑地址能够访问辑地址能够访问232的逻辑空间。的逻辑空间。思考：实际空间只有思考：实际空间只有1MB，多出来的空间在哪里？（多个逻辑地址，多出来的空间在哪里？（多个逻辑地址可以只对应一个实际的物理地址）可以只对应一个实际的物理地址）2.3 8

31、0486的存储体系结构的存储体系结构36而在保护方式下，而在保护方式下，80486的逻辑空间是的逻辑空间是64TB，即，即246，这是如何实，这是如何实现的呢？这是由现的呢？这是由80486的分段和分页管理机制来实现的。的分段和分页管理机制来实现的。1、分段管理、分段管理6个个16位的段寄存器是段选择符的值，其中高位的段寄存器是段选择符的值，其中高13位为索引，低位为索引，低3位中位中1位描述符类型位位描述符类型位TI和和2位特权级别位，其中索引可以访问位特权级别位，其中索引可以访问213个段描个段描述符，也就是能够选择述符，也就是能够选择213个段，个段，TI能够决定访问能够决定访问GDT还

32、是还是LDT，两，两个表一共个表一共2X213个段，也就是说在编程时给段寄存器赋的值只有高个段，也就是说在编程时给段寄存器赋的值只有高14位用于选择段描述符，从而决定了段基址，再由偏移寄存器给出的位用于选择段描述符，从而决定了段基址，再由偏移寄存器给出的32位偏移地址，则由段寄存器和偏移寄存器生成的逻辑空间是位偏移地址，则由段寄存器和偏移寄存器生成的逻辑空间是232+14=246，即，即64TB。2.3 80486的存储体系结构的存储体系结构372、分页管理、分页管理分页管理不可用时，由分页管理不可用时，由GDTR、LDTR这些系统地址寄存器和段寄存这些系统地址寄存器和段寄存器所决定的段基址（

33、器所决定的段基址（32位）与偏移寄存器（位）与偏移寄存器（ESI、EDI等）所决定的等）所决定的段内偏移量（段内偏移量（32位）直接相加就是线性地址，此时的线性地址等于位）直接相加就是线性地址，此时的线性地址等于物理地址。物理地址。当分页部件启用时，由分段管理得到的线性地址被划分为三个部分：当分页部件启用时，由分段管理得到的线性地址被划分为三个部分：页目录表、页表、偏移量。页目录表、页表、偏移量。2.3 80486的存储体系结构的存储体系结构页目录表31 22页表页内偏移21 1211 0物理页号31 12页内偏移11 0线性地址物理地址382、分页管理、分页管理页内偏移为页内偏移为011共共

34、12位，所以页大小为位，所以页大小为4KB，每一个页都有一个起，每一个页都有一个起始地址，低始地址，低12位为位为0，将，将1024个页的页起始地址（页表项个页的页起始地址（页表项32位）放位）放在 连 续 的 存 储 空 间 上 形 成 页 表 ， 所 以 每 一 个 页 表 的 大 小 为在 连 续 的 存 储 空 间 上 形 成 页 表 ， 所 以 每 一 个 页 表 的 大 小 为1024X32bit=4KB。页表为页表为1221共共10位，所以能够存储页表项的个数为位，所以能够存储页表项的个数为1024个，每一个，每一个页表又有一个页表起始地址（个页表又有一个页表起始地址（32位）低

35、位）低22位全为位全为0，将，将1024个页个页表的页表起始地址放在连续的存储空间上形成页表目录，所以一个页表的页表起始地址放在连续的存储空间上形成页表目录，所以一个页表目录的大小也是表目录的大小也是1024X32bit=4KB。页表目录页表目录2231共共10位，能够对应位，能够对应1024个页表起始地址，每一个页个页表起始地址，每一个页表目录有一个页表目录起始地址，其高表目录有一个页表目录起始地址，其高20基地址由内部控制寄存器基地址由内部控制寄存器CR3给出，也就是物理页号。给出，也就是物理页号。注：页表目录在结构上和页表一样，它相当于专用页表，内部存储的不注：页表目录在结构上和页表一样

36、，它相当于专用页表，内部存储的不是页的起始地址，而是页表的起始地址，都是是页的起始地址，而是页表的起始地址，都是32位。位。2.3 80486的存储体系结构的存储体系结构39空间划分：空间划分：32位的线性地址，共位的线性地址，共4GB空间，页的大小为空间，页的大小为4KB，所以，所以页的个数为页的个数为4GB/4KB=1M个页。个页。每一个页表中存储了每一个页表中存储了1024个页的起始地址，那么页表的个数应该为个页的起始地址，那么页表的个数应该为1M/1024=1024个页表。个页表。1个页表目录中存放个页表目录中存放1024个页表起始地址，由个页表起始地址，由3122共共10位来位来选择

37、其中一个页表起始地址，从而找到页表，该页表中又存放了选择其中一个页表起始地址，从而找到页表，该页表中又存放了1024个页起始地址，由个页起始地址，由2112共共10位来选择其中一个页起始地址，位来选择其中一个页起始地址，找到相应的页，该页中又存放了找到相应的页，该页中又存放了4K个字节，由个字节，由110共共12位来选择位来选择其中一个字节。其中一个字节。1X1024X1024X4K=4G整个系统中页表目录的个数为整个系统中页表目录的个数为1，每个页表目录能够存储，每个页表目录能够存储1024个页表的起始地址，所以页表目录的个数为个页表的起始地址，所以页表目录的个数为1X1024=1024，1

38、024个页表中的每一个都能存储个页表中的每一个都能存储1024个页的起始地址，所以页的个数为个页的起始地址，所以页的个数为1024X1024=1048576=1M，每一个页的大小为，每一个页的大小为4KB，所以总的，所以总的空间大小就是空间大小就是1MX4KB=4GB2.3 80486的存储体系结构的存储体系结构40页起始地址32位页表目录起始地址页表起始地址页表1页表2页表4页表1024CR3高20位地址000H页表目录内索引线性地址高10位地址页表内索引线性地址中10位地址字节页1页2页3页4页1048576页表目录页表3页内索引线性地址低12位地址共1024个页表共1048576个页共1

39、个页表目录41n80486内部有内部有8KB的的Cache，称为一级缓存，可以外接，称为一级缓存，可以外接Cache构成构成二级缓存二级缓存n高速缓冲存储器是存在于主存与高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储之间的一级存储器，由静态存储芯片芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于组成，容量比较小但速度比主存高得多，接近于CPU的的速度。速度。 Cache的功能是用来存放那些近期需要运行的指令与数据。的功能是用来存放那些近期需要运行的指令与数据。目的是提高目的是提高CPU对存储器的访问速度。为此需要解决对存储器的访问速度。为此需要解决2个技术问题：个技术问题：一是主存地址与缓存地址的映象及转换；一是主存地址与缓存地址的映象及转换； 二是按一定原则对二是按一定原则对Cache的内容进行替换