集成电路原理及设计

1、集成电路原理集成电路原理 期末复习期末复习西华大学理化学院西华大学理化学院胡夏融胡夏融QQ:考试题型考试题型l一、名词解释一、名词解释l二、简答题二、简答题l三、作图简答题三、作图简答题l四、综合设计题四、综合设计题名词解释名词解释考试题型考试题型一、名词解释一、名词解释 IC、MOSFET、BJT、 CMOS、 DRAM、SRAM、MPU、SOI、SOC、LOCOS、STI、VLSI、ULSI、Latch-up、EPROM、E2PROM、More Moore、More than Moore、ASIC、ESD、微电子微电子学、集成电路、摩尔定律学、集成电路、摩尔定律、特征尺寸、特征尺寸、 N型

2、半导体、型半导体、P型半导型半导体、增强型体、增强型MOS晶体管、晶体管、Scaling Down、MEMS、闩锁效应闩锁效应。 世界上第一块晶体管是谁发明的？在哪一年发明的？世界上第一块晶体管是谁发明的？在哪一年发明的？ 世界上第一块集成电路是谁发明的？在哪一年发明的？世界上第一块集成电路是谁发明的？在哪一年发明的？ 世界上第一块硅基集成电路是谁发明的？在哪一年发明的？世界上第一块硅基集成电路是谁发明的？在哪一年发明的？要求：要求： 英文缩写要求写出英文全称再解释；英文缩写要求写出英文全称再解释； 非英文缩写和中文名词直接解释；非英文缩写和中文名词直接解释；(一一)MOSFET的工作机理的工

3、作机理输入特性曲线图输入特性曲线图:器件开启器件开启条件条件VGS VT2)(TGSDVVKI当当VDS恒定时，恒定时，栅源电压和漏极电流关系栅源电压和漏极电流关系:5 . 0)( 22DSDSVVVVKITGSD线性区条件线性区条件:VGSVT ，0VDSVT ,VGS-VT VDSVDsat 后，沟道夹断点后，沟道夹断点左移，漏附近只剩下耗尽区。这时左移，漏附近只剩下耗尽区。这时 ID 几乎与几乎与 VDS 无关而保持常数无关而保持常数 ID sat ，曲线为水平直线，如图中的曲线为水平直线，如图中的 BC 段段所示。所示。(一一)MOSFET的工作机理的工作机理 1.掌握掌握n阱阱CMO

4、S工艺流程（书工艺流程（书22页图页图2.2-6） 2. 掌握掌握pn结隔离结隔离SBC结构工艺流程（书结构工艺流程（书45页图页图2.4-2） 3. 理解超深亚微米工艺与常规理解超深亚微米工艺与常规n阱阱CMOS工艺的不同：工艺的不同： 1）为什么要采用）为什么要采用STI,STI好处是什么？好处是什么？ 2）为什么要采用硅化物自对准结构；）为什么要采用硅化物自对准结构； 3）为什么要采用铜互连代替铝互连；）为什么要采用铜互连代替铝互连； 4）为什么要采用低）为什么要采用低k介质作为层间介质。介质作为层间介质。 4.SOI MOSFET的器件剖面图；的器件剖面图； 5.SOI CMOS相对于

5、体硅有哪些优势？相对于体硅有哪些优势？（二）掌握几种典型工艺流程（二）掌握几种典型工艺流程三种反相器（三种反相器（CMOS、饱和负载、电阻负载反相器）、饱和负载、电阻负载反相器）的工作机理及相互对比。的工作机理及相互对比。（三）反相器的工作原理及版图识别（三）反相器的工作原理及版图识别直流电压传输特性曲线直流电压传输特性曲线（三）反相器的工作原理及版图识别（三）反相器的工作原理及版图识别（三）反相器的工作原理及版图识别（三）反相器的工作原理及版图识别CMOS反相器的优势反相器的优势l无比电路无比电路, 具有最大的逻辑摆幅具有最大的逻辑摆幅l在低电平状态不存在直流导通电流在低电平状态不存在直流导

6、通电流,静态功耗低静态功耗低l直流噪声容限大直流噪声容限大最大输入低电平噪声容限：最大输入低电平噪声容限：itNLMVV最大输入高电平噪声容限：最大输入高电平噪声容限：itDDNHMVVVreffTNTPDDTNreffTPDDreffTNitKVVVVKVVKVV1/ 11)(/ 1（三）反相器的工作原理及版图识别（三）反相器的工作原理及版图识别CMOS反相器的版图、剖面图、电路图的识别反相器的版图、剖面图、电路图的识别（三）反相器的工作原理及版图识别（三）反相器的工作原理及版图识别22121NNNNNNeffKKKKKKPPPPeffKKKK221！最大噪声容限要求：！最大噪声容限要求：P

7、effNeffKK4/PNreffKKKreffTNTPDDTNreffTPDDreffTNitKVVVVKVVKVV1/ 11)(/ 1（四）（四）CMOS与非门与非门/或非门的工作原理或非门的工作原理22121PPPPPPeffKKKKKKNNNNeffKKKK221！最大噪声容限要求：！最大噪声容限要求：PeffNeffKK4/1/PNKKreffTNTPDDTNreffTPDDreffTNitKVVVVKVVKVV1/ 11)(/ 1（四）（四）CMOS与非门与非门/或非门的工作原理或非门的工作原理与非门与非门/或非门的版图识别或非门的版图识别（四）（四）CMOS与非门与非门/或非门的

8、工作原理或非门的工作原理与非门与非门/或非门的剖面图或非门的剖面图与与非非门门剖剖面面图图问题二：问题二：或非门剖面图？或非门剖面图？（四）（四）CMOS与非门与非门/或非门的工作原理或非门的工作原理问题一：问题一：这是最好的设计吗？这是最好的设计吗？芯片面积可进一步降低芯片面积可进一步降低（五）（五）CMOS与或非门与或非门/ /或与非门的构造方法或与非门的构造方法CDABY)(DCBAY与与或或非非门门需需要要8个个晶晶体体管管或或与与非非门门需需要要8个个晶晶体体管管 用与或非门实现异或用与或非门实现异或/同或逻辑同或逻辑BABABABAY同或逻辑的电路图？同或逻辑的电路图？（五）（五）

9、CMOS与或非门与或非门/ /或与非门的构造方法或与非门的构造方法（六）复杂逻辑门设计方法（六）复杂逻辑门设计方法DECBAY)(NMOS：串与并或串与并或PMOS：串或并与串或并与对于给定电路，先画出对于给定电路，先画出NMOS电路，电路，PMOS与与NMOS是是对偶连接关系对偶连接关系。 等效导电因子的求法等效导电因子的求法并联：直接求和并联：直接求和串联：取倒数之和的倒数串联：取倒数之和的倒数1)11(NANBNCNDNeffKKKKK111)11(1PBPAPCPDPeffKKKKK（六）复杂逻辑门设计方法（六）复杂逻辑门设计方法 瞬态特性的分析瞬态特性的分析1.几个充电支路？几个充电

10、支路？2.几个放电支路？几个放电支路？3.每个支路等效导电因子相同应该每个支路等效导电因子相同应该如何设计？如何设计？（六）复杂逻辑门设计方法（六）复杂逻辑门设计方法NeffNENDNCNBNAPeffPEPDPCPBPeffPAKKKKKKKKKKKKK23,5 . 1（七）类（七）类NMOS、PMOS电路电路类类NMOS电路结构电路结构类类PMOS电路结构电路结构（七）类（七）类NMOS、PMOS电路电路直流电压传输特性曲线直流电压传输特性曲线优点：优点：n输入逻辑门需要输入逻辑门需要(n +1)个个MOS管，管，在实现复杂逻辑门时有利于减小面积。在实现复杂逻辑门时有利于减小面积。缺点：缺

11、点：1.是有比电路，达不到最大逻辑摆幅。是有比电路，达不到最大逻辑摆幅。2.有较大的静态功耗。有较大的静态功耗。3.类类NMOS电路上升时间较长。电路上升时间较长。应用：适用于对面积要求严格而性能要应用：适用于对面积要求严格而性能要求不高的情况。求不高的情况。类类PMOS电路？电路？（八）大扇入情况下电路的解决方案（八）大扇入情况下电路的解决方案估算芯片面积估算芯片面积02)2(AnnStotal02)2(AnnStotal假设假设A0为为NMOS的面积，假设所有的面积，假设所有NMOS的面积相同的面积相同所有所有PMOS的面积为的面积为NMOS面积的面积的2倍倍（九）（九）MOS传输门电路传

12、输门电路 NMOS传输门传送高电平有阈值损失；传输门传送高电平有阈值损失； PMOS传输门传送低电平有阈值损失；传输门传送低电平有阈值损失； CMOS传输门可无阈值损失地传送高低电平；传输门可无阈值损失地传送高低电平；传输门实现的典型逻辑电路传输门实现的典型逻辑电路传输门逻辑的特点传输门逻辑的特点1.1.传输门结构灵活，可以用较少的器件实现逻辑功能，可减传输门结构灵活，可以用较少的器件实现逻辑功能，可减少电路中少电路中MOS管数目，从而提高集成度，速度和降低功耗。管数目，从而提高集成度，速度和降低功耗。2.2.有些传输门电路达不到最大逻辑摆幅，驱动有些传输门电路达不到最大逻辑摆幅，驱动CMOS

13、逻辑门逻辑门时会产生直流导通电流，增加电路功耗。时会产生直流导通电流，增加电路功耗。3.3.传输门驱动能力弱，传输延迟随级联数目平方增加。传输门驱动能力弱，传输延迟随级联数目平方增加。4.4.设计传输门必须避免输出不确定状态。设计传输门必须避免输出不确定状态。（十）动态电路（十）动态电路静态电路：静态电路：依靠管子稳定的导通、截止来保持输出状态，信息依靠管子稳定的导通、截止来保持输出状态，信息 可长期保持。可长期保持。动态电路：动态电路：依靠电容来保存信息，信息不能长期保持。依靠电容来保存信息，信息不能长期保持。动态电路的逻辑功能动态电路的逻辑功能动态电路的特点动态电路的特点动态电路的优点：动

14、态电路的优点：l减少了减少了MOSMOS管，有利于减小面积管，有利于减小面积l减少了电容，有利于提高速度减少了电容，有利于提高速度l时钟控制上拉下拉通路不同时导通，无比电路时钟控制上拉下拉通路不同时导通，无比电路动态电路的缺点：动态电路的缺点：l靠电容存储电荷保持信息，影响电路可靠性靠电容存储电荷保持信息，影响电路可靠性l存在电荷分享、电路级联、电荷泄漏等问题存在电荷分享、电路级联、电荷泄漏等问题l需要时钟信号控制，增加电路设计复杂性需要时钟信号控制，增加电路设计复杂性动态电路的问题动态电路的问题 电荷分享电荷分享导致输出高电平下降导致输出高电平下降 电荷泄漏电荷泄漏解决办法解决办法解决电荷泄

15、漏问题解决电荷泄漏问题解决电荷分享问题解决电荷分享问题（十一）组合逻辑电路设计（十一）组合逻辑电路设计 组合逻辑电路的设计关注速度和面积的优值：组合逻辑电路的设计关注速度和面积的优值： 1.减小扇入的数目，降低电路延迟和芯片面积；减小扇入的数目，降低电路延迟和芯片面积； 2.减少晶体管数目，降低芯片面积；减少晶体管数目，降低芯片面积； 3.逻辑复杂程度相同的情况下，尽量采用逻辑复杂程度相同的情况下，尽量采用“与与”逻辑，提高芯片设计效率。逻辑，提高芯片设计效率。一个逻辑可以采用多种方案一个逻辑可以采用多种方案-异或门异或门BABAY14个管子个管子)()(BABABABABABAY方案一方案一

16、方案二方案二16个管子个管子方案三方案三)()()()(BABABABAY12个管子个管子一个逻辑可以采用多种方案一个逻辑可以采用多种方案-异或门异或门12个管子个管子方案四方案四方案五方案五BAABBABAY)()(BAABBAABY10个管子个管子（书（书251页）页）四选一多路器四选一多路器优点：优点：反相器输出，驱动能力强反相器输出，驱动能力强缺点：缺点：扇入系数太大，影响电路性能扇入系数太大，影响电路性能方案一：方案一：与或非门与或非门24个管，电路共个管，电路共30个个管子管子四选一多路器四选一多路器特点：特点：虽然晶体管数量有所增加，但扇入系数更小，电路速度更快，优于虽然晶体管数

17、量有所增加，但扇入系数更小，电路速度更快，优于第一种方案第一种方案方案二方案二(全部转换成全部转换成2输入门输入门)：3个与或门，共个与或门，共30个管，电路共个管，电路共34个个管子。管子。四选一多路器四选一多路器 )( )()()()()(302011000130201100013020110001DsDssDsDssDsDssDsDssDsDssDsDss方案三方案三(全部转换成全部转换成2输入门输入门)：2个与或非门，个与或非门，1个或与非门，个或与非门，共共24个管，电路共个管，电路共28个个管子。管子。特点：特点：扇入系数小，晶体管数量更少，优于第二种方案。扇入系数小，晶体管数量更

18、少，优于第二种方案。添加添加“非非非非”符号，符号，先利用先利用“或非或非“与与”非与非与”等价运算等价运算再利用再利用“与非与非”与与“非或非或”等价运算等价运算四选一多路器四选一多路器方案四方案四(全部转换成全部转换成2输入门输入门)：3个与或非门，共个与或非门，共24个管，电路个管，电路28个个管子管子特点：特点：扇入系数小，晶体管数量少，扇入系数小，晶体管数量少，“与与“逻辑数量相对更多，由于与非门逻辑数量相对更多，由于与非门效率比或非门效率更高，这种设计的速度和面积在四种方案中最优。效率比或非门效率更高，这种设计的速度和面积在四种方案中最优。添加添加“非非非非”符号，符号，先利用先利

19、用“与非与非“与与”或非或非”等价运算等价运算再利用再利用“或非或非”与与“非与非与”等价运算等价运算)(yAxAxyyAAxyAAx利用：利用：4-2大数优先编码器大数优先编码器x3x2x1x0y1y000000000010000100100110101001001011001101001111010001110011110101110111111001111011111101111111112330 xxxxy逻辑表达式逻辑表达式2331xxxy逻辑图逻辑图22个管子，且出现个管子，且出现3输入与门，电路速度降低，输入与门，电路速度降低，有没有没有更好的设计？有更好的设计？编码器的作用：把

20、外部世界信息转化为二进制代码编码器的作用：把外部世界信息转化为二进制代码把一组把一组m个输入的信号用一组个输入的信号用一组n位二进制代码表示位二进制代码表示mn24-2大数优先编码器大数优先编码器)( )()()()(123312331233123312330 xxxxxxxxxxxxxxxxxxxxy23232332332332331)()(xxxxxxxxxxxxxxxxy20个管子，且全部为个管子，且全部为2输入门，电路速度提高。输入门，电路速度提高。12个管子个管子4个管子个管子两个反相两个反相器器4个管个管子子xAxAA利用：利用：码制变换译码器码制变换译码器四位二进制代码翻译成格雷

21、码四位二进制代码翻译成格雷码任意两个相邻代码只有一位二进制数不同任意两个相邻代码只有一位二进制数不同简化逻辑表达式简化逻辑表达式32323123123123123012301230123012301230123012301233BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBG2323123123123123012301230123012301230123012301232BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBG采用异或门即可实现采用异或门即可实现试画出实现电路？试画出实现电路？构成一个

22、逻辑可以采用的构成一个逻辑可以采用的4种方案种方案 静态静态CMOS逻辑逻辑 类类NMOS逻辑逻辑/类类PMOS逻辑逻辑 动态电路逻辑动态电路逻辑 传输门逻辑传输门逻辑（十二）时序逻辑电路设计（十二）时序逻辑电路设计 锁存器的原理锁存器的原理 R-S/D/T触发器的原理触发器的原理 静态存储和动态存储静态存储和动态存储 移位寄存器原理移位寄存器原理 计数器原理计数器原理锁存器和触发器的区别和联系锁存器和触发器的区别和联系锁存器和触发器的比较：锁存器和触发器的比较：锁存器：锁存器：输出直接跟随输入变化，输入为窄脉冲或者假信号，输出直接跟随输入变化，输入为窄脉冲或者假信号，只要脉冲宽度大于延迟时间

23、，输出就会变化。只要脉冲宽度大于延迟时间，输出就会变化。触发器：触发器：输出状态在一个时钟周期内只能变化一次，且取决于输出状态在一个时钟周期内只能变化一次，且取决于有效时钟边沿处的输入状态，因此也叫边沿触发的触发器。有效时钟边沿处的输入状态，因此也叫边沿触发的触发器。第一级为锁存器第一级为锁存器输出为输出为Q两级构成触发器两级构成触发器输出为输出为QD锁存器和触发器锁存器和触发器ck=0,主触发器传输门通主触发器传输门通数据数据D已传输到已传输到A点；点；ck=1,从触发器传输门通从触发器传输门通数据从数据从A点传输到输出。点传输到输出。主触发器传输，从触发器保持；主触发器传输，从触发器保持；

24、主触发器保持，从触发器传输。主触发器保持，从触发器传输。静态存储和动态存储静态存储和动态存储l静态存储靠存储节点稳定的高低电平保持信息，只要不静态存储靠存储节点稳定的高低电平保持信息，只要不断电可长期保持状态，可靠性高。断电可长期保持状态，可靠性高。l动态存储靠节点电容保持状态，保持时间短，可靠性差。动态存储靠节点电容保持状态，保持时间短，可靠性差。T触发器 T触发器：触发器：凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路，都称为T触发器。QTQTQTQQ000011101110用用D触发器构成触发器构成T触发器触

25、发器不带使能端的：不带使能端的：带使能端的：带使能端的：QTQTQ当当T=0，保持，保持，QTQ 当当T=1，求值，求值，QTDQ)(QENQENTQTQ当当T=0，保持，保持，QTQ 当当T=1，求值，求值，QENQENDQQTQTQCPQ0Q1Q2Q3波形图波形图异步加法二进制计数器异步加法二进制计数器000QCPQCPQ10101QQQQQ21212QQQQQ32322QQQQQ采用采用D触发器，触发器，边沿触发，信号边沿触发，信号在时钟边沿发生翻转，在时钟边沿发生翻转，Q0在在CP时钟上升沿翻转时钟上升沿翻转Q1在在Q0时钟下降沿翻转时钟下降沿翻转Q2在在Q1时钟下降沿翻转时钟下降沿翻

26、转Q3在在Q2时钟下降沿翻转时钟下降沿翻转由由T触发器构成异步二进制加法计数（又叫行波计数器）：触发器构成异步二进制加法计数（又叫行波计数器）：异步加法二进制计数器异步加法二进制计数器CPQ0Q1Q2Q3000100110110101000101000010110010100Q1101111101110Q31011Q100001100Q20111波形图波形图状态图状态图Q0,Q1,Q2,Q3的周期分别是时钟周期的的周期分别是时钟周期的2、4、8、16倍，因而计数器也叫倍，因而计数器也叫分频器分频器同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器？同步二进制加法计数器？（十三）（十三

27、）ESD保护电路保护电路l MOS晶体管的栅电容很小，积累在栅极上的电荷可能形成很大晶体管的栅电容很小，积累在栅极上的电荷可能形成很大栅压，引起器件和电路失效，这就是栅压，引起器件和电路失效，这就是ESD（Electrostatic Discharge）静电释放。静电释放。D2击穿电压小击穿电压小于于NMOS栅氧化层击穿电压栅氧化层击穿电压D2和电阻提供了和电阻提供了ESD泄放通路泄放通路D1和电阻提供了和电阻提供了ESD泄放通路泄放通路D1击穿电压小击穿电压小于于PMOS栅氧化层击穿电压栅氧化层击穿电压（十四）存储器（十四）存储器存储器主要分为两类：存储器主要分为两类：n随机存储器随机存储器

28、（RAM）：挥发性，断电信息消失。）：挥发性，断电信息消失。 DRAM（动态随机存储器）：（动态随机存储器）： 依靠电容保持信息，集成度高，依靠电容保持信息，集成度高， 但保持时间短但保持时间短（内存）。（内存）。 SRAM（静态随机存储器）：（静态随机存储器）： 双稳态电路保持信息，速度快，双稳态电路保持信息，速度快， 保持时间长保持时间长（缓存）。（缓存）。 n只读储器只读储器（ROM）：不挥发性，信息可长期保持。）：不挥发性，信息可长期保持。 MASK ROM（掩膜编程只读存储器）：（掩膜编程只读存储器）： 信息永远无法修改。信息永远无法修改。 PROM（可编程只读存储器）：（可编程只读

29、存储器）： 只允许信息写入一次。只允许信息写入一次。 EPROM（可擦除的可编程只读存储器）：（可擦除的可编程只读存储器）： 可改写（电擦除可改写（电擦除/紫外光擦除），但耗时，紫外光擦除），但耗时， 功耗大，不如功耗大，不如RAM E2PROM（闪存（闪存Flash memory）占据了）占据了50%以上存储器市场以上存储器市场存储单元阵列存储单元阵列 存储单元阵列是存储器的核心。存储单元阵列是存储器的核心。 存储器的容量：存储器的容量：存储器单元的数量。存储器单元的数量。 例如：一个例如：一个4Kb存储器有存储器有4096个单元，排成个单元，排成 的方阵。的方阵。 注意注意 的方阵既可以表

30、示：的方阵既可以表示： 4096个字，每个字个字，每个字1位；位； 1024个字，每个字个字，每个字4位；位； n个字，每个字个字，每个字m位，位， ， n和和 m必须是整数。必须是整数。 64644096mn6464存储器外围电路存储器外围电路-译码器译码器以以4Kb存储器为例存储器为例（ 方阵）方阵）l每字每字1位位：4096个字，共需要个字，共需要4096个地址，个地址， ，即，即12位地址：位地址： 行列地址行列地址各各6位（利用方阵特点）。位（利用方阵特点）。l每字每字4位位： 1024个字，共需要个字，共需要1024个地址，个地址， ，即，即10位地址：位地址：行地址行地址6位，列地址位，列地址4位。（列地址位。（列地址每次选中每次选中4列，即列，即4位字。）位字。）409621210242106464每字每