第八章 动态逻辑电路

1、夏炜炜夏炜炜扬州大学物理科学与技术学院扬州大学物理科学与技术学院E-mail：2022-5-7第第8章章 动态逻辑电路动态逻辑电路2022-5-7v 基本电路的工作原理基本电路的工作原理v 动态逻辑电路的优缺点动态逻辑电路的优缺点v动态逻辑电路中存在的问题及解动态逻辑电路中存在的问题及解决方法决方法v 多米诺逻辑多米诺逻辑q 内容提要内容提要2022-5-7CMOS静态逻辑电路静态逻辑电路pnAO逻辑门的设计OABAAABBB 输入信号加在栅极上，而输出电压从漏极输出输入信号加在栅极上，而输出电压从漏极输出 输出为低电平逻辑时，输出为低电平逻辑时，NMOS网网 工作工作 输出为高电平逻辑时，输

2、出为高电平逻辑时，PMOS 网工作网工作OpAnpBn优点：低功耗优点：低功耗缺点：随着逻辑的复杂性缺点：随着逻辑的复杂性增加，晶体管成倍增加增加，晶体管成倍增加知识点复习知识点复习-1P网网N网网2022-5-7逻辑门的设计传输门逻辑电路传输门逻辑电路 输入信号可以从栅极、源极、漏极输入输入信号可以从栅极、源极、漏极输入 使用传输门构成传输门逻辑使用传输门构成传输门逻辑知识点复习知识点复习-2特点：需要的晶体管数目少特点：需要的晶体管数目少2022-5-7动态逻辑动态逻辑动态逻辑电路动态逻辑电路prechargeevaluate2022-5-7一、动态逻辑电路的工作原理一、动态逻辑电路的工作

3、原理2022-5-7一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理动态逻辑电路动态逻辑电路prechargeevaluate2022-5-71. 时钟脉冲为低电平时：时钟脉冲为低电平时：prechargeevaluate一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理P1P1管导通，管导通，N1N1管截止管截止2022-5-72. 时钟脉冲为高电平时：时钟脉冲为高电平时：电路网电路网一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理prechargeevaluateP1P1管截止，管截止，N1N1管导通管导通2022-5-7一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理ABA

4、B2022-5-7一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理ABAB2022-5-7一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理ABAB2022-5-7二、动态逻辑电路的优点二、动态逻辑电路的优点动态逻辑电路动态逻辑电路静态逻辑电路静态逻辑电路优点优点v 输入电容减半输入电容减半.v 只使用开关速度比较高速的只使用开关速度比较高速的NMOSv 只要输入电压高于阈值电压，电路只要输入电压高于阈值电压，电路开始工作开始工作AB 2022-5-7动态四输入与非门动态四输入与非门In1In2In3In4OutVDDGNDf f2022-5-71.1.输出信号一旦错误的放电一次，便不能

5、输出高电平。输出信号一旦错误的放电一次，便不能输出高电平。2.2.噪声耐性、漏电流耐性较低。噪声耐性、漏电流耐性较低。3.3.有时间制约。有时间制约。 低电平输入只有在低电平输入只有在“precharge”precharge”区间内输入才有效，区间内输入才有效，在在“evaluate”evaluate” 区间内，输入信号只能从低电平区间内，输入信号只能从低电平高电高电平变化。平变化。不改进，不能不改进，不能直接使用直接使用三、动态逻辑电路的缺点三、动态逻辑电路的缺点ABAB2022-5-7CLCLKCLKOutA=0MpMe对最小工作频率有要求对最小工作频率有要求,为为KHzLeakage s

6、ourcesCLKVOutPrechargeEvaluate12342022-5-7电荷的影响电荷的影响CLKOut2022-5-7CLCLKCLKMeMpAB!OutMkpKeepern增加电荷保持电路增加电荷保持电路2022-5-7问题：问题：2 2输入输入NANDNAND的输入信号的输入信号( (A,B)A,B)从从(“(“L”,”H”)L”,”H”)(“H”,”L”)(“H”,”L”)变化时，输出应保持高电平变化时，输出应保持高电平不变不变CcCLKCLKCaCbBAOutMpMe2022-5-7CLKCLKMeMpABOutMkpCLK2022-5-7CLCLKCLKBAOutMpM

7、e2022-5-7时钟馈通CLKCLKIn1In2In3In4OutIn &CLKOutTime, nsVoltage时钟馈通时钟馈通Clock feedthroughClock feedthroughCL2022-5-7CLKCLKOut1InMpMeMpMeCLKCLKOut2VtCLKInOut1Out2V在评估阶段，只允许有在评估阶段，只允许有 0 1的跳变的跳变!2022-5-7In1In2PDNIn3MeMpCLKCLKOut1In4PDNIn5MeMpCLKCLKOut2Mkp1 11 00 00 12022-5-7为什么称做多米诺?In1CLKCLKIniPDNInjIniIn

8、jPDNIniPDNInjIniPDNInj跳变象多米诺骨牌跳变象多米诺骨牌!2022-5-7np-CMOS (Zipper)In1In2PDNIn3MeMpCLKCLKOut1In4PUNIn5MeMp!CLK!CLKOut2(to PDN)1 11 00 00 1在评估阶段：在评估阶段：对对PDN网只允许有网只允许有 0 1 跳变跳变对对 PUN网只允许网只允许 有有 1 0 跳变跳变to otherPDNsto otherPUNs2022-5-7如何选择逻辑方式设计的简易程度，鲁棒性，面积，速度，功耗设计的简易程度，鲁棒性，面积，速度，功耗n动态逻辑电路对实现快速、小的复合门方面具有优势，动态逻辑电路对实现快速、小的复合门方面具有优势，但具有电荷泄漏、电荷分配等效应，设计时需考虑。但具有电荷泄漏、电荷分配等效应，设计时需考虑。n静态互补静态互补CMOS组合逻辑电路具有好的噪声容限，完善组合逻辑电路具有好的噪声容限，完善的自动化设计工具，因此是最好的通用型逻辑设计方式。的自动化设计工具，因此是最好的通用型逻辑设计方式。但对于大扇入的复合逻辑门会导致面积和性能