阶梯波设计报告

1、精选优质文档-倾情为你奉上阶梯波设计报告大山威通信小学期课程设计姓名：学号：专业班级：一、题目：阶梯波的设计二、要求：频率可调，阶数可调的阶梯波发生器，在Multisim中进行仿真。三、总体设计D/A转换器（将数字信号转换成模拟信号）N进制计数器（本设计采用的是74163）时钟信号发生器（f可调）可采用555构成的多谢振荡器N阶阶梯波设计思路：1.电路总体由时钟信号发生器，计数器和D/A转换器组成电路。2.时钟信号发生器的信号频率可调，可采用555构成的多谐振荡器。3.计数器的进制数决定阶梯波得阶数，所以可采用有置数能的同步加法计数器74163来设计N（这里N取0-15）进制计数器，并且可以通

2、过置数功能改变计数器的进制数。4.D/A转换器将计数器的输出值转换为模拟电压。四、具体设计电路1、分析:多谐振荡器是一种自激振荡电路，当电路接好之后，只要接通电源，在其输出端便可获得矩形脉冲，而多谐振荡器的振荡周期T=0.7（R1+2R2）C,振荡频率f=1/T=，故频率可调可以采用接入可调电阻的方式实现。所以时钟信号发生器可以采用555构成的多谐振荡器。将555构成的多谐振荡器输出的信号与示波器1相接观察波形是否准确。由555多谐振荡器构成的频率可调的时钟信号发生器电路：通过调节可调电阻可以改变时钟信号的频率，下图为示波器1输出的两种频率不同的时钟信号波形图：. 2、分析：计数器的进制数决定

3、阶梯波得阶梯数，可以用74163同步置数法实现N（0-15）进制计数器，通过单刀双掷开关来置数实现调节计数器的进制数，其中地代表逻辑低电平0，5V vcc代表逻辑高电平1。ENT和ENP和CLR接逻辑高电平1,CLK接来自555多谐振荡器的时钟信号，QA、QB、QC、QD通过与非门与LOAD相接用同步置数法实现相应的进制计数器。电路设计如下： 说明:只闭合开关J4可以实现8进制计数器,只闭合开关J3可以实现4进制计数器,只闭合开关J2可以实现2进制计数器只闭合开关J1可以实现1进制计数器.4个开关可以组合闭合，进制数由相应开关控制的进制数相加可得。例如四个开关都向左侧闭合进制数为8+4+2+1

4、=15出现15阶阶梯波。四个开关都向右侧闭合进制数为0，无阶梯波出现。3、分析：用D/A转换器可以将计数器的输出的数字信号值转换为模拟电压，其中D/A的Vref+接电源Vcc,Vref-接地。QA、QB、QC、QD分别接D4、D5、D6、D7。Output与示波器相接。电路设计连接方式如下：4、将1、2、3、分析得到的电路图级联后可得完整的电路图：五、仿真结果1、部分阶阶梯波调试当开关J1、J2、J3、J4都掷向左侧出现15阶阶梯波，波形如下图:当J4掷向左侧，J3、J2、J1、掷向右侧是出现8阶阶梯波，波形如下图：当J4、J1、掷向右侧，J3、J2掷向左侧是出现6阶阶梯波，波形如下图：当开关

5、J1、J2、J3、J4都掷向右侧时波形为直线无阶梯，波形如下图：2、综述：当开关J1、J2、J3、J4都掷向右侧时波形为直线无阶梯。当开关J1掷向左侧，J2、J3、J4掷向右侧时为1阶阶梯波。当开关J2掷向左侧，J1、J3、J4掷向右侧时为2阶阶梯波。当开关J1、J2掷向左侧，J3、J4掷向右侧时为3阶阶梯波。当开关J3掷向左侧，J1、J2、J4掷向右侧时为4阶阶梯波。当开关J1、J3掷向左侧，J2、J4掷向右侧时为5阶阶梯波。当开关J2、J3掷向左侧，J1、J4掷向右侧时为6阶阶梯波。当开关J1、J2、J3掷向左侧， J4掷向右侧时为7阶阶梯波。当开关J4掷向左侧，J1、J2、J3掷向右侧时

6、为8阶阶梯波。开关J1、J4掷向左侧， J2、J3掷向右侧时为9阶阶梯波。开关J2、J4掷向左侧， J1、J3掷向右侧时为10阶阶梯波。当开关J1、J2、J4掷向左侧，J3掷向右侧时为11阶阶梯波。当开关J3、J4掷向左侧，J1、J2掷向右侧时为12阶阶梯波。当开关J1、J3、J4掷向左侧，J2掷向右侧时为13阶阶梯波。当开关J2、J3、J4掷向左侧，J1掷向右侧时为14阶阶梯波。当开关J1、J2、J3、J4都掷向左侧时为15阶阶梯波。各阶阶梯波图形在示波器中显示如下：图表 1（0-8阶梯波）图表 2（10-13阶阶梯波）图表 3（13-15阶阶梯波）3、由仿真结果可知所设计电路可以生成频率可调，阶数可调的阶梯波，达到了实验要求。六、结论我用555构成的多谐振荡器、4位二进制同步加法计数器74163、D/A转换器设计了阶梯波的仿真电路，经过不断地改进和仿真实验，电路成功实现了输出频率可调，阶数可调的阶梯波。完成了实