1-10半导体封装--构造,生产流程评价法(TEG测试单元(精)

1、构造，生产流程评价法（TEG芯片）日立超LSI系统股份有限公司堀内整针对半导体器件的开发，应用了TEG（TestElementGroup，测试元件组）芯片来评估半导体的结构及组装流程，随着半导体器件日趋高功能化，对其构成材料、组装设备等的开发，使用TEG芯片评价方法显得很重要。在这里将针对封装器件的开发，对有效的TEG芯片及其评价方法作一说明。TEG芯片随着半导体芯片的多引脚、窄小凸点间距化，以及封装件的多引脚、高功能化，所要求的封装技术水平也在提高，从表面贴装向立体SiP（SysteminPackage，系统级封装）极速地发展进化。另一方面，产品的生命周期在缩短，就迫切要求缩短产品的开发时间

2、，对于封装开发，能否平稳地从产品试做开发向产品生产过渡，是左右产品成败的重要因素。对于这种状况，与封装技术相关的各种材料、设备、装置、封装器件厂商等，进行产品性能的预前评估、谋求缩短开发周期是很有必要的，以产品为模型作为评价用芯片就是使用的TEG芯片。TEG芯片的种类大致分为，（1）金（属）线键合，能与倒装芯片连接，是可以用来测试电气连接（DaisyChain，菊花图形）的芯片，（2）压电电阻，含有发热电阻等器件，可以用来测试组装后的应力、热电阻的芯片。用这类TEG芯片可以对金（属）线键合、倒装芯片连接等的连接部位的观察、连接部位可靠性评价、封装件构造进行评估。各种TEG芯片的说明（1）金属线

3、键合，钉头凸点（评价）用TEG芯片通用性高的半导体制品，主要是通过键合（工艺）实现芯片与中间载体相连，为达成多引脚化、芯片小型化的要求，微小间距的键合（工艺）是不可欠缺的。为应对微小间距技术的提升，如图1所所示，J'CyK:60戸m30pm凸点闾匝図1評価用TEG77图I金属）蜕键合评桥用TEG茜片使用了TEG芯片来评价键合状况。另外，现存的芯片必须加工形成供金线键合技术应用的钉头凸点才可实现倒装芯片封装，因为通用芯片是主流，故必须考虑芯片尺寸和凸点间距等多种多样的产品品种，对金/铝合金层等连接部位的金属间化合物、来自组成材料的污染等的解析和评价是非常重要的。图2是钉头凸点TEG例子。

4、（2）倒装芯片连接评价用TEG芯片现在，先进产品的高密度封装制程的主流是倒装芯片连接工艺这里将对焊锡凸点连接TEG以及镀金凸点评价TEG加以说明。凸点间距図2X97FA>7対応TEG§2钉头凸点刘应的TEG芯片焊锡凸点连接以MPU（微处理单元）等为中心的多I/O（输入/输出）、高频特性、大型芯片制成的高端半导体制品，可以实现多引脚连接、高频对应、高放热特性，其倒装芯片的连接技术是以焊锡凸点为主流，与积层基板等有机基板的连接搭载方式现在都是以焊锡凸点为主流。175um凸点间距的产品目前已量产化，150um间距的制品正处于开发阶段。凸点的形成方法包括焊锡膏印刷方式、镀焊锡、植焊锡球

5、的方法等，凸点的搭载方式要关注芯片内凸点形状的稳定性和凸点内部气泡的减少。通过凸点搭载方式可实现150um稳定凸点间距的制品。图3和图4是焊锡凸点评价TEG的一个范例。使用焊锡凸点的产品是与刚性基板以倒装芯片的方式连接，故一迓3150zffny外観图3ISOutn间距的焊锡凸点TliG外观遛4150部SEMIS!图4L50um凸点郁位的SEM现->4W*»峙般情况下，有必要用到搭载评价用基板。各种刚性基板的标准评价单元件已制定发布。特别是近期，对大型、多引脚的评价要求众多，对应的要求是芯片尺寸1520mm，凸点间距在150175um之间。而且为应对芯片搭载方式的多样化要求，基板

6、上凸点连接部位的焊垫形状，除了有镀金外，也存在应对焊锡预覆的基板供应。图5、图6是基板的外观照片。镀金凸点连接评价TEG随着薄型电视、显示器、移动终端等的液晶面板对低成本、高精细化的要求，LCD驱动芯片必须朝小芯片化、多引脚化发展。LCD驱动芯片通常使用的是镀金凸点连接，现在量产的镀金凸点间距水平在30um，微小间距化非常明显。对于芯片的形状，因输入/输出端排列配置在芯片的一侧，故长边方向非常长。对于评价镀金凸点的TEG芯片，目前间距在20um以上的评价用TEG已对外制定颁布（图7,图8）。再者，LCD驱动芯片的装配方式是使用挠性胶片或称作挠性基板上的芯片搭载（COF:ChipOnFilm，膜

7、上芯片，图9）,还有将LCD驱动芯片完全直接搭载到LCD面板上的方式（COG:ChipOnGlass玻璃面板上芯片），需要所有这类评价用挠性胶片（COF）和玻璃基板（COG）的评价TEG来应对。使用这类TEG芯片和基板来测试菊花图形的接续电阻，对金/锡接合等的连接状态进行接续评价。（3）应力，热解析用TEG芯片封装器件是由多种膨胀系数不同的材料构成，特别是近年来SiP向芯片薄型化、积层化发展，封装件在封装时的残留应力和放热性已成为重要的课题。芯片内应力的测试都是采用压电电阻的应力测试方法。当硅结晶遇到外来压力时，晶格将发生倾斜，结晶体内部的空穴密度和空穴移动度将发生改变，该方法就是利用了这种扩

8、散层的电气电阻发生变化的现象来测试芯片内应力的，发热芯片内的温度测试方法一般是利用二极管的I-V特性。含有这类附加功能的应力、热电阻评价用TEG的概略图由图10所示，芯片的式样规格由表1所示。图11是该TEG对BGA封装器件在封装时的应力评价例子。封装树脂固化时的残留应力在芯片的中央是110MPa,发生在芯片边角的压缩应力是90MPa,x,y方向的应力数值几乎相等。因为芯片、封装体都是正方形，故认为芯片两面x，y方向的应力是等同的。接下来对样品从30°C加热到70°C时发生的热应力进行测试。该结果就是树脂灌封时产生的应力，当温度上升时，可以观测到应力逐渐缓和的倾向。使用TEG芯片的评价例子以下是用TEG芯片对倒装芯片的连接方式及其材料进行评价的事例，将9.6mm带镀金凸点TEG正方形芯片装贴到评价用基板上，如表2和图12所示，进行温度循环试验。通过使用这种TEG芯片做出评价和解析，目的是获得最合适的倒装芯片的装配条件。未来的TEG芯片的动向TEG芯片作为新一代半导体制品的开发工具，经常进行新技术的引入并对外颁布是非常重