第七章 半导体存储器 (1)

1、学习要点：学习要点：介绍各种半导体存储器的工作原理和使介绍各种半导体存储器的工作原理和使用方法用方法只读存储器只读存储器( (ROMROM、PROMPROM、EPROMEPROM和快闪和快闪存储器存储器) )随机存储器（随机存储器（DRAMDRAM、SRAMSRAM）存储器容量的扩展及用存储器设计组合存储器容量的扩展及用存储器设计组合逻辑电路的概念逻辑电路的概念7.1 概概 述述 半导体存储器是能存储大量二值信息的半导体器件。半导体存储器是能存储大量二值信息的半导体器件。从存、从存、取功能取功能上分为上分为衡量存储器性能的重要指标：衡量存储器性能的重要指标：存储容量和存取速度。存储容量和存取速

2、度。只读存储器只读存储器（ROM）优点：电路结构简单，断电后数据不优点：电路结构简单，断电后数据不丢失丢失缺点：只适用于存储固定数据的场合缺点：只适用于存储固定数据的场合随机存储器随机存储器（RAM）从制造从制造工艺上工艺上分为分为双极型双极型MOS型型功耗低，集成度高，适于制作大容量功耗低，集成度高，适于制作大容量的存储器的存储器DRAM:结构简单，集成度高，速度低结构简单，集成度高，速度低SRAM:集成度低集成度低，速度高速度高7.2 只读存储器（只读存储器（ROM） W0 W1 Wi 12 nW 字线 地址译码器 地址输入 A0 A1 An-1 0 单元 1 单元 i 单元 2n-1 单

3、元 存储矩阵 位线 数据输出 D0 D1 Db-1 输出缓冲器 存储容量字线数位线数存储容量字线数位线数2nb（位）位）存储单元地址存储单元地址将输入的地址代码译成相应的控将输入的地址代码译成相应的控制信号，利用控制信号从存储矩制信号，利用控制信号从存储矩阵中选出指定的单元，并把其中阵中选出指定的单元，并把其中的数据送到输出缓冲器的数据送到输出缓冲器有许多存储单元（二极管、双极有许多存储单元（二极管、双极型三极管或型三极管或MOS管管）排列组成。排列组成。每个单元存放每个单元存放1位二值代码（位二值代码（0或或1）。每一组存储单元有一个对）。每一组存储单元有一个对应的地址代码。应的地址代码。能

4、提高存储器的带负载能力，能提高存储器的带负载能力，实现对输出状态的三态控制，实现对输出状态的三态控制，以便与系统的总线联接以便与系统的总线联接地地 址址数数 据据A1 A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0地址线地址线位线位线字线与位线的每个交叉点都字线与位线的每个交叉点都是一个存储单元。交点处接是一个存储单元。交点处接有二极管相当于存有二极管相当于存1，没接二，没接二极管时相当于存极管时相当于存0。交叉点的数目交叉点的数目=存储单元数，存储单元数，存储容量存储容量=(字数字数) (位数位数)用二极管制作的用二极管制作的ROM

5、 W0 W1 W2 W3二极管与二极管与门阵列门阵列译码器译码器二极管或二极管或门阵列门阵列编码器编码器字线字线用用MOS 工艺制作的工艺制作的ROM 用用N沟道增强型沟道增强型MOS管代替二极管代替二极管。字线与位线的管。字线与位线的每个交叉点处接有每个交叉点处接有MOS 管相当于存管相当于存1，没接没接MOS 管时相管时相当于存当于存0。注：接有注：接有MOS管管的位线由于的位线由于MOS管导通为低电平，管导通为低电平，经反相缓冲器输经反相缓冲器输出为高电平。出为高电平。用用MOS管构成的存储矩阵管构成的存储矩阵 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 44位位ROM地

6、址译码器地址译码器存储体存储体0100=AAmW0111=AAmW0122=AAmW0133= AAmW310310030301321321220203+=+= +=+=+=+= + =+=mmmWWWDmmWWDmmmWWWDmmWWD存储内容存储内容地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1未连接的或门未连接的或门 对于给定的地址，对于给定的地址，相应一条字线输出高电平，相应一条字线输出高电平，与该字线相连接的或门输出

7、为与该字线相连接的或门输出为1 ，输出为输出为0。地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11

8、1 0 00 1 1 1A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1

9、D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 A1 A1 A0 A0 或门阵列(存储矩阵) 与门阵列(地址译码器) Y3 Y2 Y1 Y0 m0 m1 m2 m3 ROM的简化画法的简化画法地址译码器产生地址译码器产生了输入变量的全了输入变量的全部最小项部最小项存储体实现了存储体实现了有关最小项的有关最小项的或运算或运算与与阵阵列列固固定定或或阵阵列列可可编编程

10、程连接连接断开断开熔丝型熔丝型PROM的存储单元的存储单元出厂时所有存储出厂时所有存储单元都存入单元都存入1。编程时先输入地址编程时先输入地址代码，找出要写入代码，找出要写入0的单元地址。然后的单元地址。然后使使VCC和选中的字和选中的字线提高到编程所需线提高到编程所需要的高电平，同时要的高电平，同时在编程单元的位线在编程单元的位线上加入编程脉冲上加入编程脉冲(幅幅度约度约20V，持续时持续时间约几微秒间约几微秒)，此时，此时写入放大器写入放大器AW的输的输出为低电平，低内出为低电平，低内阻状态，熔丝熔断。阻状态，熔丝熔断。PROM的内容的内容一经写入，就一经写入，就不能修改。不能修改。PRO

11、M管的结构原理图管的结构原理图一、一、EPROM(UVEPROM)采用叠栅注入采用叠栅注入MOS管管（ SIMOS ）制作的存储单元）制作的存储单元控制栅控制栅GC用于控制读出和写入。用于控制读出和写入。浮置栅浮置栅Gf用于长期保存注入电荷。用于长期保存注入电荷。1.浮置栅上未注入电荷以前，浮置栅上未注入电荷以前，在控制栅上加入正常高电在控制栅上加入正常高电平电压，能够使漏平电压，能够使漏源之源之间产生导电沟道，间产生导电沟道，SIMOS导通。导通。2.浮置栅上注入负电荷以后，浮置栅上注入负电荷以后，必须在控制栅上加入更高必须在控制栅上加入更高电压才能抵消注入电荷的电压才能抵消注入电荷的影响而

12、形成导电沟道，因影响而形成导电沟道，因此在栅极加上正常的高电此在栅极加上正常的高电平信号时平信号时SIMOS不会导通。不会导通。EPROM具有和录音带相似的具有和录音带相似的一方面，在停电以后，一方面，在停电以后，另一方面，当不需这些信息时，另一方面，当不需这些信息时， 用紫外线照射进行擦除的用紫外线照射进行擦除的UVEPROM 、用电信号擦用电信号擦除的除的E2PROM和快闪存储器和快闪存储器(Flash Memory)。 浮栅上的电荷无放电通路，没法泄漏。浮栅上的电荷无放电通路，没法泄漏。用用紫外线照射紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极芯片上的玻璃窗，则形成光电电流，把栅极电

13、子带回到多晶硅衬底，电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。管恢复到初始的导通状态。二、二、E2PROM（电信号可擦除的可编程（电信号可擦除的可编程ROM） 前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用紫外光照射一定的时间，因此不能用于快速改变储存信息的场合，紫外光照射一定的时间，因此不能用于快速改变储存信息的场合，用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写只读存储器只读存储器E2PROM，即电擦除、电编程的只读存储器。，即电擦除、电编程的只

14、读存储器。 它与叠栅型管的不同在于浮栅延长区与漏区它与叠栅型管的不同在于浮栅延长区与漏区N 之间的交叠处有之间的交叠处有一个厚度约为一个厚度约为80埃的薄绝缘层，称为隧道区。埃的薄绝缘层，称为隧道区。浮栅隧道氧化层浮栅隧道氧化层MOS管管存储管存储管选通管选通管三、快闪存储器（三、快闪存储器（Flash Memory） 闪速存储单元去掉了隧道型存储单元的选择管，它不像闪速存储单元去掉了隧道型存储单元的选择管，它不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。在几毫秒内擦除一大区段。 因此，闪速存储单元比隧道型存储单

15、元的芯片结构更简因此，闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使用闪速存储单元制成的单、更有效，使用闪速存储单元制成的PLD器件密度更高。器件密度更高。闪速存储单元又称为闪速存储单元又称为快擦快写存储单元。快擦快写存储单元。Flash工作原理类似于叠栅型存储单元，但有两点不同之处：工作原理类似于叠栅型存储单元，但有两点不同之处： 1. 闪速存储单元源极的区域闪速存储单元源极的区域Sn+大于漏极的区域大于漏极的区域Dn+，两，两区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩散的速度远远大于叠栅型存储单元；散的速度远远大于叠栅

16、型存储单元； 2. 叠栅存储单元的浮栅到叠栅存储单元的浮栅到P型衬底间的氧化物层约型衬底间的氧化物层约200埃左埃左右，而闪速存储单元的氧化物层更薄，约为右，而闪速存储单元的氧化物层更薄，约为100埃。埃。快闪存储器中的叠栅快闪存储器中的叠栅MOS管管快闪存储器的存储单元快闪存储器的存储单元字线字线位位线线WiBjVSSGcDS 利用雪崩击穿利用雪崩击穿的方法使浮栅充的方法使浮栅充电电(a)读出状态读出状态字线字线位位线线WiBjVSSGcDS+5V0V 若浮置栅上没有充若浮置栅上没有充电，位线上输出低电电，位线上输出低电平；平； 若浮置栅上充有负若浮置栅上充有负电荷，位线上输出高电荷，位线上

17、输出高电平；电平；+12V(b)写入（写写入（写1）状态）状态字线字线位位线线WiBjVSSGcDS+6V0V 利用隧道效应利用隧道效应完成完成(c)擦除擦除（写（写0）状态状态字线字线位位线线WiBjVSSGcDS0V+12V7.3 随机存储器（随机存储器（RAM）特点：特点：工作时可以随时从任何一个指定地址读出数据，工作时可以随时从任何一个指定地址读出数据，优点：优点：读、写方便，使用灵活。读、写方便，使用灵活。缺点：缺点：一旦停电，所存储的数据将随之消失。一旦停电，所存储的数据将随之消失。也可以随时将数据写入任何一个指定的存储单元中。也可以随时将数据写入任何一个指定的存储单元中。7.3

18、随机存储器（随机存储器（RAM）CS R/W由大量存储单元由大量存储单元构成的矩阵构成的矩阵用以决定访问用以决定访问哪个字单元哪个字单元读出及写入读出及写入数据的通道数据的通道用以决定芯用以决定芯片是否工作片是否工作用以决定对用以决定对被选中的单元被选中的单元是读还是写是读还是写7.3.1 静态随机存储器静态随机存储器(SRAM)一、一、SRAM的结构和工作原理的结构和工作原理地址的选择通过地址译码器来实现。地址译码器由行译码器地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确

19、定欲选择的地址单元。由它们共同确定欲选择的地址单元。 A0 A1 A2 A3 A4 X0 X1 X2 X31 A5 A6 A7 Y0 Y1 Y7 行译码器行译码器 列列 译译 码码 器器 2564 RAM存储矩阵中，存储矩阵中，256个字需要个字需要8位地址码位地址码A7A0。其其中高中高3位位A7A5用于列译码输入，低用于列译码输入，低5位位A4A0用于行译码输入。用于行译码输入。A7A0=00100010时，时，Y1=1、X2=1，选中选中X2和和Y1交叉的字单元。交叉的字单元。010001 0 0存储单元存储单元1024个存储单元排成个存储单元排成32行行32列的矩阵列的矩阵1024 4

20、位位RAM（2114）的结构框图的结构框图A0 A1 A2 A9A3 A4 A5A6A7A8I/O0 I/O1 I/O2I/O3CSR/W MOS管可以工作于静态，也可以工作于动态，而双管可以工作于静态，也可以工作于动态，而双极型管单元大多工作于静态。极型管单元大多工作于静态。二、二、SRAM的静态存储单元的静态存储单元六管六管NMOS静态存储单元静态存储单元 RAM中的存储单元可由双极型管组成，也可由中的存储单元可由双极型管组成，也可由MOS管组成。管组成。T1、T2、T3及及T4构成构成SR锁存器锁存器T5及及T6是行选（门控）是行选（门控）管，是一行中公用的管，是一行中公用的字字线线T7

21、及及T8是列选管，是列选管，是一列公用的是一列公用的列地址译列地址译码码器的输出器的输出 MOS管可以工作于静态，也可以工作于动态，而双极型管单管可以工作于静态，也可以工作于动态，而双极型管单元大多工作于静态。元大多工作于静态。二、二、SRAM的静态存储单元的静态存储单元六管六管NMOS静态存储单元静态存储单元 RAM中的存储单元可由双极型管组成，也可由中的存储单元可由双极型管组成，也可由MOS管组成。管组成。0111数据读出数据读出 MOS管可以工作于静态，也可以工作于动态，而双极型管单管可以工作于静态，也可以工作于动态，而双极型管单元大多工作于静态。元大多工作于静态。六管六管NMOS静态存

22、储单元静态存储单元二、二、SRAM的静态存储单元的静态存储单元 RAM中的存储单元可由双极型管组成，也可由中的存储单元可由双极型管组成，也可由MOS管组成。管组成。00当使能为低电平，写也为当使能为低电平，写也为低电平时，三态门低电平时，三态门A2将输将输入数据入数据Di通过通过T7、T5作用作用于于T3栅极，同时将栅极，同时将Di的互的互补值通过补值通过T8及及T6作用于作用于T1的栅极，从而使触发器按的栅极，从而使触发器按Di翻转，完成写入。翻转，完成写入。11数据写入数据写入DiDiDi二、二、SRAM的静态存储单元的静态存储单元双极型双极型RAM的静态存储单元的静态存储单元六管六管CM

23、OS静态存储单元静态存储单元 24 23 22 21 20 19 18 17 16 15 14 13 6116 1 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 集成集成2kB8位位RAM6116写入控制端写入控制端片选端片选端输出使能端输出使能端A0 A1 0： 地 址 码 输 入 端 ， D0 D7： 数 码 输 出 端 。7.3.2 动态随机存储器动态随机存储器(SRAM)DRAM的基本存储单元是单个场效应管及其极间的基本存储单元是单个

24、场效应管及其极间电容电容读出时，为破坏性读出，使用时需周期性刷新读出时，为破坏性读出，使用时需周期性刷新必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新DRAM一般采用一般采用“位结构位结构”存储体：存储体： 每个存储单元存放一位每个存储单元存放一位 需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元 每个字节存储单元具有一个地址每个字节存储单元具有一个地址 I/O 10241RAM(0) A0 A1 A9 R/WCS I/O0 I/O1 I/O 10241RAM(7) A0 A1 A9 R/WCS I/O7 A0 A1 A9 R/W CS I/O 10241R

25、AM(1) A0 A1 A9 R/WCS 将地址线、读写线和将地址线、读写线和片选线对应地并联在一起片选线对应地并联在一起输入输出（输入输出（I/O）分开分开使用作为字的各个位线使用作为字的各个位线7.4 存储容量的扩展存储容量的扩展用用8片片10241位位RAM扩展成扩展成10248位位RAM0/OI7/OI0A1A7A8A9AWR/M用用4片片2568位位RAM扩展成扩展成10248位位RAM输入输出（输入输出（I/O）线并联线并联要增加的地址线要增加的地址线A8、A9与译码器与译码器的输入相连，译码器的输出分别的输入相连，译码器的输出分别接至接至8片片RAM的片选控制端的片选控制端各片各

26、片RAM电路的地址分配表电路的地址分配表器件器件编号编号A9A8Y0 Y1 Y2 Y3地址范围地址范围A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 （等效十进制数）（等效十进制数）RAM（1）000 1 1 100 00000000 00 11111111 （0） （255）RAM（2）011 0 1 101 00000000 01 11111111 （256） （511）RAM（3）101 1 0 110 00000000 10 11111111 （512） （767）RAM（4）111 1 1 011 00000000 11 11111111 （768） （1023） ROM

27、电路中的译码器的电路中的译码器的输出包含了输入变量全部的输出包含了输入变量全部的最小项，而每一位数据输出最小项，而每一位数据输出又是若干个最小项之和，因又是若干个最小项之和，因而任何形式的组合逻辑函数而任何形式的组合逻辑函数均能通过向均能通过向ROM中写入相应中写入相应的数据来实现。的数据来实现。7.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数A1 A0D0 D1 D2 D30 00 11 01 10 1 0 11 0 1 10 1 1 01 1 0 0 用具有用具有n位输入地址、位输入地址、m位数据输出的位数据输出的ROM可以获得可以获得一组一组(最多为最多为n个个)任何形式的任何形

28、式的n变量组合逻辑函数，只要根变量组合逻辑函数，只要根据函数的形式向据函数的形式向ROM中写入中写入相应的数据。此原理也适用相应的数据。此原理也适用于于RAM。【例【例.1】用】用ROMROM设计一个八段字符显示的译码器，设计一个八段字符显示的译码器，其真值表为：其真值表为： 例如例如 a的状态分别为的状态分别为1011011111100011解：将上式化为最小项和的形式得到解：将上式化为最小项和的形式得到CDBADCBABCDADBCAY+=1BCDADABCDBCADCBAY+=2DCBADABCY+=3ABCDDCBAY+=4例例2：用：用ROM产生如下的一组多输出逻辑函

29、数产生如下的一组多输出逻辑函数CBABCAY+=1BCDADBCDCBAY+=2DCBADABCY+=3ABCDDCBAY+=476321+=mmmmY1410762+=mmmmY1443+=mmY1524+=mmY或或取取4 4位地址输入，位地址输入，4 4位数位数据输出的据输出的16164 4位位ROM ROM 将将A、B、C、D4个个输入变量分别接至输入变量分别接至地址输入端，按照地址输入端，按照输出逻辑函数的最输出逻辑函数的最小项表达式可以列小项表达式可以列出出ROM存储矩阵中存储矩阵中应存入的应存入的：15241443141076276321mmYmmYmmmmYmmmmY15241443141076276321+=+=+=+=mmYmmYmmmmYmmmmY本节小结：随机存取存储器（随机存取存储器（RAM）可以在任意时刻、对可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器（读出）操作。