五分钟让你看懂FinFET及未来7nm制程

1、五分钟让你看懂FinFETGate打开这一年来半导体最热门的新闻，大概就属FinFET 了，例如：iPhone 6s内新一代A9应用处理器采用新电晶体架构很可能为鳍式电晶体（FinFET）,代 表FinFET开始全面攻占手机处理器、三星与台积电较劲，将10纳米FinFET正 式纳入开发蓝图、联电携 ARM完成14纳米FinFET制程测试。到底什么是 FinFET?它的作用是什么？为什么让这么多国际大厂趋之若雪呢？什么是FET?FET的全名是“场效电晶体（Field Effect Transistor , FET） ”，先从大 家较耳熟能详的“ MOS来说明。MOS的全名是“金属氧化物半导体场效

2、电 晶体（Metal Oxide Semiconductor Field Effect Transistor , MOSFEJT”， 构造如图一所示，左边灰色的区域（矽）叫做“源极（Source） ”，右边灰色的 区域（矽）叫做“汲极（Drain） ”，中间有块金属（绿色）突出来叫做“闸极 （Gate） ”，闸极下方有一层厚度很薄的氧化物（黄色），因为中间由上而下依 序为金属（Metal）、氧化物（Oxide）、半导体（Semiconductor）,因此称为 “MOS。MOSFE的工作原理与用途MOSFE的工作原理很简单，电子由左边的源极流入，经过闸极下方的电子 通道，由右边的汲极流出，中间的

3、闸极则可以决定是否让电子由下方通过，有点像是水龙头的开关一样，因此称为“闸”；电子是由源极流入，也就是电子的来 源，因此称为“源”；电子是由汲极流出，看看说文解字里的介绍：汲者，引水 于井也，也就是由这里取出电子，因此称为“汲”。半 Semiconductor)Drain)M短（G献的金(Metal)半填墙(Semiconductorst：(b),谏桎_ (Source):原理 (Source)笔子通遒在霆化辆下方 原陵舆武哑之图5® (Drain)Bl梗不加僵屋卜望子堀法智通，代表。,S:licon oxde I翼殛加正重嘎，重子可以建通，代表1 - MOSFWT代表一痼。或一 1

4、1，就是匾法理的一便他兀卬巾，当闸极不加电压，电子无法导通，代表这个位是 0 ,如图一（a）所示；当 闸极加正电压，电子可以导通，代表这个位是 1 ,如图一（b）所示。MOSFET目前半导体产业最常使用的一种场效电晶体（FED ，科学家将它 制作在矽晶圆上，是数码讯号的最小单位，一个MOSFET弋表一个0或一个1 , 就是电脑里的一个“位（bit ） ”。电脑是以0与1两种数码讯号来运算；我 们可以想像在矽芯片上有数十亿个 MOSFET就代表数十亿个0与1,再用金属 导线将这数十亿个MOSFET勺源极、汲极、闸极链接起来，电子讯号在这数十亿 个0与1之间流通就可以交互运算，最后得到使用者想要的

5、加、减、乘、除运 算结果，这就是电脑的基本工作原理。晶圆厂像台积电、联电，就是在矽晶圆上 制作数十亿个MOSFET勺工厂。闸极长度：半导体制程进步的关键在MOSFET中，“闸极长度（Gate length ） ”大约10纳米，是所有构造中最细小也最难制作的， 因此我们常常以闸极长度来代表半导体制程的进步程度，这就是所谓的 “制程线宽” 。闸极长度会随制程技术的进步而变小， 从早期的 0.18微米、 0.13 微米，进步到 90 纳米、 65 纳米、 45 纳米、 22 纳米，到目前最新制程10纳米。当闸极长度愈小，则整个MOSFE硒愈小，而同样含有数十亿个 MOSFET勺芯片就愈小，封装以后的

6、集成电路就愈小，最后做出来的手机就愈小 啰！。 10 纳米到底有多小呢？细菌大约 1 微米，病毒大约 100 纳米，换句话说， 人类现在的制程技术可以制作出只有病毒1/10 （10 纳米） 的结构， 厉害吧！注： 制程线宽其实就是闸极长度， 只是图一看起来10 纳米的闸极长度反而比较短，因此有人惯把它叫做“线宽”。FinFET 将半导体制程带入新境界MOSFET结构自发明以来，到现在已使用超过 40年，当闸极长度缩小到 20 纳米以下的时候，遇到了许多问题，其中最麻烦的是当闸极长度愈小，源极 和汲极的距离就愈近， 闸极下方的氧化物也愈薄， 电子有可能偷偷溜过去产生 “漏 电（Leakage）

7、” ；另外一个更麻烦的问题，原本电子是否能由源极流到汲极是 由闸极电压来控制的， 但是闸极长度愈小， 则闸极与通道之间的接触面积 （图一 红色虚线区域） 愈小， 也就是闸极对通道的影响力愈小， 要如何才能保持闸极对 通道的影响力（接触面积）呢？因此美国加州大学伯克莱分校胡正明、 Tsu-Jae King-Liu 、 Jeffrey Bokor 等 三位教授发明了 “鳍式场效电晶体 （ Fin Field Effect Transistor ， FinFET） ” ， 把原本2D构造的MOSFET为3D的FinFET ,如图二所示，因为构造很像鱼 鳍，因此称为“鳍式（ Fin ）”。二 AnFE

8、T就是把原本20精造的潦桎松及桎拉高量成立IS收忒结情由图中可以看出原本的源极和汲极拉高变成立体板状结构，让源极和汲极之 间的通道变成板状，则闸极与通道之间的接触面积变大了 （图二黄色的氧化物与 下方接触的区域明显比图一红色虚线区域还大），这样一来即使闸极长度缩小到 20纳米以下，仍然保留很大的接触面积，可以控制电子是否能由源极流到汲极， 因此可以更妥善的控制电流，同时降低漏电和动态功率耗损，所谓动态功率耗损 就是这个FinFET由状态0变1或由1变0时所消耗的电能，降低漏电和动 态功率耗损就是可以更省电的意思啰！掌握FinFET技术，就是掌握市场竞争力简而言之，鳍式场效电晶体是闸极长度缩小到

9、 20纳米以下的关键，拥有这 个技术的制程与专利，才能确保未来在半导体市场上的竞争力， 这也是让许多国 际大厂趋之若弊的主因。值得一提的是，这个技术的发明人胡正明教授，就是梁 孟松的博士论文指导教授，换句话说，梁孟松是这个技术的核心人物之一， 台积 电没有重用梁孟松继续研发这个技术，致使他跳糟到三星电子，让三星电子的 FinFET制程技术在短短数年间突飞猛进甚至超越台积电，这才是未来台湾半导体晶圆代工产业最大的危机， 虽然台积电控告梁孟松侵权与违反竞业禁止条款获得胜诉， 但是内行人都知道这是赢了面子输了里子， 科技公司的人事安排、 升迁、管理如何才能留住人才，值得国内相关的科技厂商做为借镜。北

10、京时间3月28日上午消息，美国麻省理工学院（MIT）和芝加哥大学的研 究人员开发了一种新技术，可以让芯片按照预定的设计和结构自行组装。这项技术有望进一步推进有着50 年历史的“摩尔定律”，从而继续压缩计算设备的成本。 该研究项目的重点是在芯片上自行组装线路， 而这恰恰是芯片制造行业最大的挑战之一。有了这种技术，就不必像现有的方式那样在硅片上蚀刻细微特征，而是可以利用名为嵌段共聚物（ block copolymer ）的材料进行扩张，并自行组装成预定的设计和结构。MIT化学工程系教授卡伦格里森（Karen Gleason）表示，这 种自组装技术需要向现有的芯片生产技术中增加一个步骤。现在的生产技

11、术要利用长波光在硅晶圆上烧制出电路形态。目前的芯片需要采用10纳米工艺，但很难使用同样的波长填满更小的晶体管。EUVt刻技术有望降低波长， 在芯片上蚀刻出更细微的特征。 这种技术有望实现7 纳米工艺， 但即便已经投资了数十亿美元研发资金，这种技术依然很难部署。MIT 认为，他们的新技术很容易融入现有生产技术，无需增加太多复杂性。该技术可以应用于 7 纳米生产工艺，有关这项技术的论文已于本周发表在 Nature Nanotechnology 期刊上。7纳米制程节点将是半导体厂推进摩尔定律（Moore' s Law）的下一重要关卡。 半导体进入 7 纳米节点后， 前段与后段制程皆将面临更严

12、峻的挑战， 半导体厂已加紧研发新的元件设计架构， 以及金属导线等材料， 期兼顾尺寸、 功耗及运 算效能表现。台积电预告2017 年第二季 10 纳米芯片将会量产， 7 纳米制程的量产时间点则将落在 2018年上半。反观英特尔（ Intel ），其10纳米制程量产时间确定将延后到 2017 下半年。但英特尔高层强调， 7 纳米制程才是决胜关键，因为 7 纳 米的制程技术与材料将会有重大改变。比较双方未来的制程蓝图时间表，台积电几乎确认将于10 纳米制程节点时超越英特尔。但英特尔财务长Stacy Smith 在 2016年 Morgan Stanley 技术会议上强调， 7 纳米制程才是彼此决胜的

13、关键点，并强调 7 纳米的制程技术与材料与 过去相比，将会有重大突破。过去，在 90 纳米制程开发时，就有不少声音传出半导体制程发展将碰触到物理极限，难以继续发展下去，如今也已顺利地走到 10 纳米，更甚至到 7 或是 5 纳米制程节点，以过去的我们而言的确是难以想像。英特尔在技术会议上的这一番谈话，引起我们对未来科技无限想像的空间，到底英特尔将会引进什么样的革新技术？以及未来在制程发展上可能会遭遇到什么样的挑战？本文将会试着从半导体制程的前段（元件部分）、后段（金属导线）以及市场规模等因素来探讨先进制程未来可能面临的挑战，以及对应的解决办法。闸极设计走向全包覆结构半导体前段制程的挑战，不外乎

14、是不断微缩闸极线宽，在固定的单位面积之 下增加晶体管数目。不过，随着闸极线宽缩小，氧化层厚度跟着缩减，导致绝缘 效果降低，使得漏电流成为令业界困扰不已的副作用。半导体制造业者在28纳米制程节点导入的高介电常数金属闸极（High-k Metal Gate , HKMG ,即是利 用高介电常数材料来增加电容值，以达到降低漏电流的目的。其关系函式如下：C 二 " 比 如；空靠的介前常瓢：使用 材料的敷 S ； * d ： 艳释别厚度工辛般词如京根据这样的理论，增加绝缘层的表面积亦是一种改善漏电流现象的方法。鳍 式场效晶体管（Fin Field Effect Transistor , Fin

15、FET）即是藉由增加绝缘层 的表面积来增加电容值，降低漏电流以达到降低功耗的目的，如图1所示。Traditional Planar3D FinFETTraditronal 2-D planar transistor for in a conducting Channell in siiicw regw 里面蜡（he gate eteckode 4ien m the on state3-D Tn-Gate Iransjstor form conducting chanwlsonlhreea fin strvc/修providing Wily。/二*畴腕JS规累 operaiion图1传统平面式（

16、左）与鳍式场效晶体管（右）图片来源： IDF, IntelDevelopment Forum （2011）鳍式场效晶体管为三面控制，在5或是3纳米制程中，为了再增加绝缘层面 积，全包复式闸极（Gate All Around, GAA将亦是发展的选项之一。但结构体 越复杂，将会增加蚀刻、化学机械研磨与原子层沉积等制程的难度，缺陷检测（Defect Inspection ）亦会面临到挑战，能否符合量产的条件与利益将会是未 来发展的目标等“G值F3F住TTransistor Pathwayr22 n14IIbV FinFETSi FmFETS-i/Gft Gas All Around GAA) VE

17、Fu。of Horii cmaiImproved doctroatatjes，Pnecj»ian etch and CMP* Scai«d meiais* High Aspect Ratio ALVcrt3lTF£1Improved SS Epi 等tmctumi ftflulU-paasCMP Precis on eldi 5 CMPIrnp roved mobiny* E pi struct ure- IU-V ge% ini专* mateHai CMP图2未来晶体管科技发展蓝图与挑战图片来源：Applied Materials（2013）III-V族、硅错材

18、料呼声高然物理挑战艰银改变信道材料亦是增加IC运算性能与降低功耗的选项之一，晶体管的工作 原理为在闸极施予一固定电压，使信道形成，电流即可通过。在数位电路中，藉 由电流通过与否，便可代表逻辑的1或0。过去信道的材料主要为硅，然而硅的电子迁移率（Electron Mobility ）已 不符需求，为了进一步提升运算速度，寻找新的信道材料已刻不容缓。一般认为， 从10纳米以后，III-V 族或是硅错（SiGe）等高电子（电洞）迁移率的材料将 开始陆续登上先进制程的舞台。图2清楚指出10纳米与7纳米将会使用SiGe作为信道材料。错的电子迁移 率为硅的2m倍，电洞迁移率（Hole Mobility ）

19、则为6倍，这是错受到青睐的 主要原因，旧M（现已并入Global Foundries ）在硅错制程上的着墨与研究甚多。III-V 族的电子迁移率则更胜错一筹，约为硅的 10T0倍，但美中不足的是 III-V 族的电洞迁移率相当的低。从图 2可看出，n型信道将会选择III-V 族作 为使用材料，并结合错作为p型信道，以提高运算速度。但要将SiGe或是III-V 族应用在现行的CMO制程仍有相当多的挑战，例如 非硅信道材料要如何在不同的热膨胀系数、 晶格常数与晶型等情况下，完美地在 大面积硅基板上均匀植入，即是一个不小的挑战。此外，III-V族与错材料的能 隙（Bandgap）较窄，于较高电场时容

20、易有穿隧效应出现，在越小型元件的闸极 中，更容易有漏电流的产生，亦是另一个待解的课题。后段制程面临微影、材料双重挑战0.13微米之前是使用铝作为导线的材料，但旧M在此技术节点时，导入了划 时代的铜制程技术，金属导线的电阻率因此大大地下降(表 1),信号传输的速 度与功耗将因此有长足的进步。为何不在一开始就选择铜作为导线的材料？原因是铜离子的扩散系数高，容易48入介电或是硅材料中，导致IC飘电性飘移以及制程腔体遭到污染，难以控 制。IBM研发出双镶嵌法(Dual Damascene ,先蚀刻出金属导线所需之沟槽与 洞(Trench & Via ),并沉积一层薄的阻挡层(Barrier )

21、与衬垫层(Liner ),与过去的直接对铝金属进行蚀刻是完全相反之后再将铜回填，防止铜离子扩散 的流程。双镶嵌法如图3所示。停二量 (Stop Layer)一一-隆子宵(Seed Layer)(B mirier & LineF)程豹今去光阳今起刻双镶嵌法制程示意图随着线宽的微缩，对于黄光微影与蚀刻的挑战当然不在话下，曝光显影的线 宽一致性(Uniformity ),光阻材料(Photo Resist , PR)的选择，都将会影响 到后续蚀刻的结果。蚀刻后导线的线边缘粗糙度(Line Edge Roughness, LER), 与导线蚀刻的临界尺寸(Critical Dimension

22、, CD与其整片晶圆一致性等最基 本的要求，都是不小的挑战。后段制程另外一个主要的挑战则是前文所提到铜离子扩散。目前阻挡层的主要材料是氮化钥(TaN),并在阻挡层之上再沉积衬垫层，作为铜与阻挡层之间 的黏着层(Adhesion Layer), 一般来说是使用钥(Ta)。然而，钥沉积的覆盖 均匀性不佳，容易造成导线沟槽的堵塞，20纳米节点以前因导线的深宽比(Aspect Ratio , AR)较低而尚可接受，但随着制程的演进，导线线宽缩小导致深宽比越来越高，钥沉积的不均匀所造成的缩口将会被严重突显出来，后端导致铜电镀出现困难，容易产生孔洞(Void)现象，在可靠度测试(Reliability T

23、est) 时容易失败。另外，钥的不均匀性容易造成沟槽填充材料大部份是钥而不是铜， 由于钥金属导线的阻值将会大幅上升，抵销原先铜导线所带来的好处，其示意如图4所示。20nmq"ipF 1 180nm .45(inn32nin node黑 Utb: 914nnn130nmw>32nm22nm node深选出:9.322nm16nm node图4金属导线制程发展蓝图前文提到衬垫层必需具有低电阻率、良好的覆盖均匀性、是铜的良好黏着层 等重要特性，钥在20纳米节点以下已无法符合制程的需求，找出新的材料已经 刻不容缓。钻(Cobalt , CO)与钉(Ruthenium, Ru)是目前最被

24、看好的候选材 料。钻是相当不错的衬垫层，具有比包更低的电阻率，对铜而言是亦是不错的黏 着层，且在电镀铜时具有连续性，不容易造成孔洞现象出现。但钻衬垫层也有其 不理想之处，主要是因为铜的腐蚀电位高于钻，因此在铜、钻的接触面上，容易 造成钻的腐蚀，此现象称为电流腐蚀(Galvanic Corrosion ),亦称为伽凡尼腐 蚀。解决电流腐蚀的问题必须从化学机械研磨(Chemical Mechanical Polish , CMP的与后清洗(Post CMP Clean)着手，使用特殊的化学原料改变铜与钻之间的腐蚀电位，以降低或消除腐蚀现象。目前预估钻衬垫层将可延伸到10纳米制程节点。接着在7纳米，

25、阻挡层与衬垫层的候选材料将有可能是钉， 铜可以直接在钉上电镀，并有效阻挡铜离子对介电层的扩散，如图 5所示eL Di?5?PEALD RemNTarget ihicknets -Inmrat ta stikt图5钉阻挡层材料示意图图片来源：IITC (2012)不过，钉跟钻在与铜接触时，一样都会有电流腐蚀问题，只是钉的情况与钻 恰巧相反，钉的腐蚀电位高于铜，因此铜金属将会被腐蚀。另外，钉的硬度相当 高，且化学性质稳定，不容易与其它化学成份反应，只有使用类似像过碘酸钾 （KIO4）这种强氧化剂（过去是使用双氧水作为氧化剂）才可使其氧化，以提高 研磨率（大约100750A/min）。钉的物理与化学

26、特性，为化学机械研磨制程带 来不小的挑战，目前业界还在寻找适当的解决办法。需求规模恐不足先进制程面临经济因素考验台积电是全球晶圆代工的龙头，它的动向对于半导体产业发展都具有重大的 影响力，每一季财务发表会的声明皆为半导体产业发展的风向球，故分析其营收趋势，可约略窥探与预测未来全球IC产业的发展，图6为台积电各制程节点的 每季营收趋势图。图6台积电各制程节点营收趋势图图片来源： TSMC由图6可看出，目前主要营收贡献来自28纳米。过去40纳米营收用了 13 季超越65纳米，28纳米因搭上了行动装置的热潮，只用了 6季便超越40纳米。 先进制程如20/16纳米制程从推出至今已达7季，虽维持高档，但

27、仍未超越 28 纳米。从营收的另一个角度观察，价格乘上销售数量等于营收，20/16纳米制程的代工价格必定高于28纳米制程，但营收却未高过于28纳米，可依此推论终端 客户对20/16纳米制程的需求与投片量相较于 28纳米制程应该是低上不少。且 在2016第一季时，20/16纳米制程的营收较上季下滑，28纳米制程却较上季上 开，再加上台积电在法说会上提到 28纳米制程的产能利用率未来几个季度依旧 维持高档，这些迹象显示出终端客户对先进制程需求的态度保守。过去智慧型手机与平板电脑带动半导体先进制程的发展与高成长， 但现在行 动通信装置的热潮已明显消退， IC 产业链相关厂商亦希望找出下一个杀手级应用，继续带动半导体产业发展。目前业界一致认为，物联网(Internet of Things , IoT)为最佳候选人之一。物联网主要构架是将会使用大量微控制器( Micro Controller Unit ， MCU)与微机电感测器(MEMS SensOr ,以及微型 Wi-Fi芯片作为数十亿计的物的控制与连接元件，这些物的信号将会传送到背后数以千万计，具有高运算能力的服务器进行大数据( Big Data )分析，以提供使用者及时且有用的信