第14章电工电子

1、 第第14章章 基本逻辑电路与基本逻辑电路与 组合逻辑电路组合逻辑电路 14. 1 逻辑代数逻辑代数 14. 2 门电路门电路 14. 3 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法 14. 4 加法器加法器 14. 5 编码器、译码器及数字显示编码器、译码器及数字显示 本章小结本章小结 14.1 逻辑代数逻辑代数14.1.1逻辑代数运算法则 1.基本公式2.交换律3.结合律4.分配律5.吸收律6.还原律7.德摩根律（反演律）14.1.2逻辑函数的表示方法真值表、逻辑函数表达式、逻辑图和卡诺图.1.基本逻辑关系及运算(1)“与”逻辑 图14-1中,假设开关闭合为“1”，断开为“0

2、”，灯亮为“1”，灯灭为“0”这种假设称为“正逻辑 ”；反之，则为“负逻辑”。 图14-1 由开关组成的与门电路图中，开关A和B串联，只有当A和B都闭合时，灯Y才会亮。逻辑表达式： (2)“或”逻辑图14-2所示照明电路中，开关A和B并联。当A和B中任意一个或全部闭合时,灯Y就会亮。逻辑表达式： 图14-2 由开关组成的或门电路(3)“非”逻辑图14-3所示的照明电路中，开关A和灯Y并联，当A闭合时，A将Y短路，灯不会亮，只有当A断开时，灯才会亮。逻辑表达式：图14-3 由开关组成的非门电路 图14-4 三种基本逻辑函数的符号 图14-5 几种常用逻辑函数的符号 2. 逻辑函数的表示方法例:足

3、球比赛中,有A、B、C三个裁判，假设他们优先权一样.现在对一动作的裁决Y进行表决,当两个或两个以上裁判通过时,则裁决通过；否则裁决不通过.设同意裁决为“1”，不同意裁决为“0”，裁决通过为“1”，裁决不通过为“0”。分别用三种方法表示这一逻辑事件.(1) 真值表表14-1 三人表决器的真值表(2) 逻辑函数表达式用“与”、“或”、“非”等运算符号组成的表达式来描述逻辑事件。由真值表写出逻辑函数表达式的方法： 取Y = 1的组合列出逻辑函数表达式. 对一种组合而言，输入变量之间是“与”的逻辑关系。 各种组合之间是“或”的逻辑关系，故取以上乘积项之和。从表14-1的真值表写出相应的逻辑函数表达式：

4、也可根据逻辑函数表达式列出真值表。例如,逻辑表达式为： 表14-2 Y = AB + AC的真值表(3) 逻辑图 图14-6 三人表决器的逻辑图例如：式14-4所示三人表决器的逻辑图1413 逻辑函数的化简1并项法利用公式 ，将两项合并为一项.2吸收法利用公式 ，消去多余的乘积项.3消去法利用公式 ，消去多余因子。4配项法图14-7 例6.2的图14.2 门电路门电路14.2.1分立元件基本门电路1.二极管二极管“与与”门电路门电路 图14-8 二极管“与”门电路 图6.10 二极管“与”门电路2. 二极管“或”门电路 图14-9 二极管“或”门电路3. 晶体管“非”门电路 图14-10 晶体

5、管“非”门电路14.2.2 集成门电路集成门电路1. TTL门电路(1)TTL“与非”门电路1）电路结构 图14-11 TTL“与非”门的典型电路2）工作原理输入端不全为“1” 输出端电压为:输入端全为“1” 输出和输入之间满足与非逻辑关系：(2)其它逻辑功能的TTL门电路1)集电极开路与非门(OC门) 图14-12 与非门输出端直接并联图14-13集电极开路与非门2）三态输出门电路（TSL门)图14-14是TTL三态输出与非门电路和逻辑符号。其中A、B为输入端，E为控制端（也称使能端）.当E = 0时，T1和D同时导通。T1导通使T2、T5截止，D导通使T3、T4截止，此时的输出Y处于高阻状

6、态，与输入A、B之间无任何关系.当E = 1时，二极管D截止。此时的电路即为普通的处于工作状态的与非门，输出Y和输入A、B之间为与非逻辑关系。 图14-14 TTL三态输出与非门电路和逻辑符号(3) TTL集成门电路的特点及使用注意事项1）特点输入级采用多发射极三极管、输出级采用达林顿结构，延迟小、工作频率高、性能优越。 2）使用注意事项对74系列,电源电压变化应满足5V(15%)的要求.输出端不允许直接接电源或接地。 2. CMOS门电路(1)CMOS反相器(2)CMOS传输门和模拟开关1）CMOS传输门 图14-15 CMOS反相器将P沟道增强型MOS管T2和N沟道增强型MOS管T3并联，

7、在两管栅极加互补的控制信号就构成CMOS传输门，简称TG。 图14-16 CMOS传输门2）模拟开关CMOS传输门和一个反相器结合,可组成一个模拟开关. 图14-17 模拟开关(3)CMOS集成门电路的特点及使用注意事项1）特点 功耗低、抗干扰能力强、电源电压范围宽，扇出系数大等。2）使用注意事项电源电压可在318V范围内选择，但电源极性不能接错。避免静电损坏。多余的输入端不能悬空。输出端不允许直接与电源或地相连。14.3 组合逻辑电路的分析和设计方法具有一组输出和一组输入的非记忆性逻辑电路. 图14-18 组合逻辑电路结构示意图1431 组合逻辑电路的分析分析步骤：(1)根据给定的逻辑图写出

8、输出函数的逻辑函数表达式；(2)对逻辑函数表达式进行化简；(3)根据化简后的表达式列真值表；(4)根据真值表中逻辑变量和函数的取值规律来分析电路的逻辑功能。例14-3 试分析图14-19所示电路的逻辑功能。解:(1)由逻辑图写出逻辑函数表达式 (2)化简逻辑函数表达式 图14-19 例14-3的图(3)由逻辑函数表达式列出真值表 表14-6 例14-3的真值表 (4)分析逻辑功能由逻辑函数表达式和真值表可知，图14-19是由四个与非门组成的异或门.1432 组合逻辑电路的设计设计的一般步骤：（1）分析要求；（2）根据实际问题的逻辑关系，列出真值表；（3）由真值表写出逻辑函数表达式并化简；（4）

9、根据化简后的逻辑函数表达式画出逻辑图。例例14.4 用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判别成功，并且其中有一个为主裁判时，表明成功的灯才亮。解解 (1)根据以上实际问题,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，1表示灯亮；0表示不亮，则可列出真值表.（4）对逻辑函数表达式进行化简（5）根据化简后的逻辑函数表达式画出逻辑图，如图7.4所示。(2) 根据真值表写出逻辑函数表达式(3)对逻辑表达式进行化简并转化为与非-与非式(4)由化简后的逻辑函数表达式

10、画出逻辑图 图14-20 例14-4的图ABACY&14-4 加法器加法器14.4.1 二进制1. 二进制数的定义用两个数码0和1，并且“逢二进一”，即1+1=10（读为壹零）.2二进制的表达式式中Ki为基数“2”的第i次幂的系数。3二进制的特点（1）二进制数只有两个数码0和1，很容易与电路状态相对应。 iiiBKN2（2）二进制数的基本运算规则简单，运算操作简便。 4十-二进制之间的转换将十进制整数每除以一次2，就可根据余数得到二进制的1位数字。只要连续除以2直到商为0，就可由所有的余数求出二进制数。 1442 半加器 1.定义不考虑来自低位的进位将两个1位二进制数相加，称为半加.实

11、现半加运算的电路称为半加器。 2.真值表Ai、Bi是加数，Si是相加的和，Ci是向高位的进位。 半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 13.逻辑表达式4.逻辑图及电路符号 图14-21 半加器723 全加器1.定义将两个对应位的加数和来自低位的进位3个数相加, 称为全加.所用的电路称为全加器。 iiiiiiiiiiBACBABABAS2.真值表 14-8 全加器真值表3.逻辑表达式 4.逻辑图Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 图1

12、4-22 全加器145 编码器、译码器及数字显示1451 编码器1. 二进制编码器能够将各种输入信息编成二进制代码的电路.n位二进制代码可以表示 个信号,则对N个信号编码时,应由 N来确定编码位数n。 图14-23 三位二进制编码器示意图图中八个输入端，三个输出端，常称为8线-3线编码器。I0、I1、I2、.I7是八个编码对象，分别代表十进制数0、1、2、.7八个数字。编码的输出是三位二进制代码，用Y2、Y1、Y0 表示。在任何时刻，编码器只能对一个输入信号进行编码.从真值表写出各输出的逻辑表达式根据表达式画逻辑图，如图14-24所示。为8线-3线编码器电路。76542IIIIY76321II

13、IIY75310IIIIY 图14-24 三位二进制编码器逻辑图2.二-十进制编码器将十进制数09的十个数字编成二进制代码的电路.所谓8421BCD码，即二进制代码自左至右，各位的权分别为8、4、2、1。 表14-11 8421BCD码真值表由真值表写出各输出的逻辑表达式为 整理得： 图14-25 8421BCD码编码器逻辑图 图14-26 10线-4线编码器逻辑符号3.优先编码器允许同时输入两个以上信号，并按优先级输出。 表14-12 74LS148集成电路真值表输入优先级别的次序依次为I7，I6，.I0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时

14、，输出端才输出和输入端相对应的代码。 732 译码器实现译码操作的电路.设译码器有n个输入信号和N个输出信号，如果N= ，就称为全译码器，如果N ，称为部分译码器. 1. 二进制译码器将二进制代码的各种状态，按其原意“翻译”成对应的输出信号的电路. 图14-27 二进制译码器示意图表14-13 2线-4线译码器真值表由真值表可得 各输出函数表达式为用门电路实现2线-4线译码器的逻辑电路 图14-28 2线-4线译码器逻辑电路 图14-29 二-十进制译码器示意图2.二-十进制译码器将二-十进制代码翻译成09十个十进制数字信号的电路二-十进制译码器有4个输入端，10个输出端，通常也叫4线-10线

15、译码器。图14-30 8421BCD码译码器逻辑图根据逻辑图得到 表14-14 8421BCD码译码器真值表14.5.3 数字显示按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。 1. 七段数字显示器 图14-31 七段数字显示器 图14.32 半导体数字显示器的内部接法 优点:工作电压较低（1.53V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。 缺点:工作电流大，每个字段的工作电流约为10mA左右。2.七段显示译码器7448 将输入的4位二进制代码转换成显示器所需要的七个段信号a

16、g.ag为译码输出端。还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RBO。其功能为：（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。（2）灭零。RBI=0，而输入为0的二进制码0000时，则译码器的ag输出全0，使显示器全灭.（3）试灯。LT=0时，无论输入怎样，ag输出全1,数码管七段全亮。（4）特殊控制端BI/RBO。作输入使用时，如果BI=0，不管其它输入端为何值，ag均输出0,显示器全灭。作输出端使用时，受控于RBI. 图14-33 七段显示译码器7448 表14-15 七段显示

17、译码器7448的逻辑功能表3. 多位数码显示系统 图14-34 多位数码显示系统 本章小结本章小结(1) 门电路是组成组合逻辑电路最基本的部件；与、或、非运算是最基本的逻辑运算；逻辑代数是分析和设计逻辑电路的数学工具。(2) 逻辑函数有三种表示方法：真值表、逻辑函数表达式和逻辑图，它们可以相互转换。(3) 数字电路中的三极管工作在开关状态，即工作在截止区和饱和区；分立元件门电路包括二极管“与”门、“或”门和三极管反相器.(4) TTL门电路是双极型集成电路。本章重点讨论了TTL“与非”门的工作原理、特点和主要参数。还讨论了OC门和三态门。(5) CMOS门电路是互不对称的单极型集成电路。本章重

18、点讨论了CMOS反相器和传输门的工作原理及特点。(6) 组合逻辑电路在逻辑功能上的特点是任何时刻的输出只取决于当时的输入，而与电路原来所处的状态无关。(7) 组合逻辑电路的分析步骤：逻辑图写出逻辑表达式化简逻辑表达式列出真值表逻辑功能描述；组合逻辑电路的设计步骤：分析要求列出真值表写出逻辑表达式化简逻辑表达式画出逻辑图。(8) 在数字系统中，多采用二进制数。同一个数可以用二进制和十进制两种不同形式来表示，两者之间有一定的转换关系。(9) 实现多位二进制数相加的电路称为加法器。如果不考虑来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路称为半加器。能对两个1位二进制数进行相加并考虑低位来的进位，求得和以及进位的逻辑电路称为全加器。(10) 把各种输入信号转换成若干位二进制码称为编码，实现编码操作的电路称