常用组合逻辑电路及应用

1、 典型数字控制系统实例典型数字控制系统实例 从本章开始，将介绍这些中、大规模集成组合从本章开始，将介绍这些中、大规模集成组合逻辑电路。常用的中、大规模集成组合逻辑电路有逻辑电路。常用的中、大规模集成组合逻辑电路有编码器和译码器、数据选择器和数据分配器、数值编码器和译码器、数据选择器和数据分配器、数值比较器、算术逻辑运算单元。对于这些常用的集成比较器、算术逻辑运算单元。对于这些常用的集成组合逻辑电路，着重分析它们的功能及基本的应用组合逻辑电路，着重分析它们的功能及基本的应用方法。在学习这些内容的过程中，要以前面所学习方法。在学习这些内容的过程中，要以前面所学习的真值表、逻辑代数、卡诺图等作为工具

2、，进行逻的真值表、逻辑代数、卡诺图等作为工具，进行逻辑电路的分析与设计。辑电路的分析与设计。 编编码码器器译译码码器器寄寄存存器器0123456789-+码制转换器码制转换器比比较较器器计数器计数器加加法法器器寄寄存存器器码制转换器码制转换器译码器译码器MUX药片数传感器阀门每瓶的药片数总装瓶药片数量显示新瓶到位计数器清零瓶内实际药片数（十进制）每瓶药片的设定数（十进制）每瓶药片的设定数（BCD编码数）设定键盘远程控制台瓶内实际药片数（十进制）比较相等信号 3.3.1 产生竞争冒险的原因产生竞争冒险的原因 3.3.2 消去竞争冒险的方法消去竞争冒险的方法 组合逻辑电路定义：组合逻辑电路定义：

3、在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。 组合逻辑电路A0A1：An-1Y0Y1：Ym-1Y输出A输入Y0=F0(A0,A1, ,An-1)Y0=F0(A0,A1, ,An-1) Ym-1=Fm-1(A0,A1, ,An-1) 组合逻辑电路特点：组合逻辑电路特点： （1）输出、输入之间没有反馈延迟通路； （2）电路中不含记忆单元。 组合电路逻辑功能表示：组合电路逻辑功能表示： 组合电路是逻辑函数的电路实现，所以表示逻辑函数的几种方法真值表、卡诺图、逻辑表达式及时序图均可表示组合电路的逻辑功能 组合逻辑电路的分类：组合逻辑电路的分类： 按

4、照功能特点可分为：编码器、译码器、数据选择器、分配器、比较器、加法器等。 电路分析的目的电路分析的目的 目的是为了确定已知电路的逻辑功能，所以分析的结论是指出电路所实现的逻辑功能。 电路分析的步骤电路分析的步骤 （1）由逻辑图写出各输出端的逻辑表达式； （2）化简和变换各逻辑表达式； （3）列出真值表； （4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 实例实例 例：试分析如图所示电路的逻辑功能。图中输入信号A、B、C、D是一组四位二进制代码&ABCDWXY 解 （1）写出逻辑表达式： （2）进行化简：WAAB ABBXWWC WCCYX XD XDD+()()WAAB ABB

5、ABABABXWC WCABCAB CABCYXDXDABCDABC DABCD （3）列真值表： （4）功能说明： 由真值表可知，此电路实现的逻辑功能是检奇电路。ABCDY00000000110010100110010010101001100011111000110010101001011111000110111110111110 电路设计的目的电路设计的目的 组合逻辑电路设计的目的是根据逻辑功能设计出实现该功能的电路。 电路设计的步骤电路设计的步骤 （1）根据对电路逻辑功能的要求，列出真值表； （2）由其值表写出逻辑表达式； （3）简化和变换逻辑表达式，从而画出逻辑图。 注意点注意点 组合

6、逻辑电路的设计，通常以电路简单，所用器件的数目和种类最少为目标 实例实例 例：试设计将十进制的四位二进制码（8421）BCD转换成典型格雷码 解： （1）分析题意，确定输入变量与输出变量的数目 321032108421BCDB B B BG G GG格雷码（2）列真值表输入变量输出变量B3B2B1B0G3G2G1G0000000000001000100100011001100100100011001010111011001010111010010001100100111011010XXX1011XXXX1100XXXX1101XXXX1110XXXX1111XXXX （3）根据真值表，填写输出

7、函数卡诺图B3B20001111000010101010111X1001100011110000011011100111000B1B0G1卡诺图B3B2B1B0G0卡诺图G0G1 （3）根据真值表，填写输出函数卡诺图0001111000000001111111101100011110000000010000111011B3B2B1B0G3卡诺图B3B2B1B0G2卡诺图G2G3（4）化简并写出逻辑代数式（5）、由逻辑代数式画出逻辑图 0101010121212123232323233GB BB BBBGB BB BBBGB BB BBBBBGB11B0B1G01B2G2G1B3G3 逻辑代数是

8、分析和设计逻辑电路的工具 组合逻辑电路的输出状态只决定于同一时刻的输入状态。 组合逻辑电路的分析目的是为了确定已知电路的逻辑功能，步骤：写出各输出端的逻辑表达式、化简和变换各逻辑表达式、列出真值表、确定功能。 应用逻辑门电路设计组合逻辑电路的步骤是：列出真值表、写出逻辑表达式、化简和变换、画出逻辑图小结： 竞争冒险的现象竞争冒险的现象 由于逻辑门输出的延迟，当一个逻辑门的几个输入端经不同的路径输入信号时，会产生错误的逻辑输出信号，这种现象称为竞争冒险。 产生竞争冒险的原因产生竞争冒险的原因 当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时，由于反相器的输出延时，可能出现冒险现象

9、。 实例实例 发现并消掉互补变量发现并消掉互补变量 例如例如 增加乘积项增加乘积项 输出端并联电容器输出端并联电容器 )(CABAFAAFCB时，在0FACCBAB 1 1、编码器的定义与功能、编码器的定义与功能 2 2、集成电路编码器、集成电路编码器 1 1、译码器的定义及功能、译码器的定义及功能 2 2、集成电路译码器、集成电路译码器 3 3、数据分配器、数据分配器 1 1、数据选择器的定义及功能、数据选择器的定义及功能 2 2、集成电路数据选择器、集成电路数据选择器 1 1、数值比较器的定义及功能、数值比较器的定义及功能 2 2、集成数值比较器、集成数值比较器 1 1、半加器和全加器、半

10、加器和全加器 2 2、多位数加法器、多位数加法器 3 3、集成加法器及应用、集成加法器及应用 常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数据比较器、加法器等。它们可通过输入、输出使能端扩展为更复杂的逻辑系统。 应用组合逻辑器件进行组合逻辑电路设计时，可用第三章的组合逻辑电路设计步骤。 编码器的定义编码器的定义 将某一位有效的输入信息变换为以二进制按一定的规律编排的代码（多位输出信息），使每组代码都对应一位有效输入信息，这种功能称为编码。具有编码功能的逻辑电路称为编码器。 二进制编码位数n与输入信息个数m有如下关系：m2n 4 4线线-2-2线编码器线编码器 四位输入信息，二位编码

11、输出信息。输入输出I0I1I3I4Y1Y0100000010001001010000111321032100321032101IIIIIIIIYIIIIIIIIY 优先编码器优先编码器 在两个或更多个同时输入时，编码器能够根据规定好的先后次序，即优先级别，只对优先级别高的输入进行编码，具有上述功能的逻辑部件称为优先编码器优先编码器。 4 4线线-2-2线优先编码器线优先编码器 四位输入信息，二位编码输出信息。 键盘输入键盘输入8421BCD8421BCD码编码器码编码器 功能表功能表 输入输出I0I1I2I3Y1Y0100000 x10001xx1010 xxx1113213321032332

12、1IIIIIIIYIIIIIY 8 8线线-3-3线优先编码器线优先编码器7414874148 （CD4532CD4532） 功能表功能表 逻辑图及化简可得各输出的表达式： 输入使能端输入使能端只有其输入有效信号时，该器件才处于工作状态，器件才具有其逻辑功能。 输出使能端输出使能端当其输出有效信号时，指示该器件正处于工作状态，器件具有其逻辑功能。 8 8线线-3-3线优先编码器线优先编码器7414874148的应用的应用 765643642176543542765476543210012IEIIIEIIIIEIIIIIEIAIEIIEIIIIEIIIIEIAIEIIEIIEIIEIAEOEIG

13、SIIIIIIIIEIEO 译码器的定义及功能译码器的定义及功能 译码的功能译码的功能是将具有特定含义的二进制码（多位输入信号）进行辨别，并转换成一位的有效的输出信号（地址译码）或转换成另一种二进制编码（代码转换）。具有译码功能的逻辑电路称为译码器译码器。 n位的二进制码和m个输出信号之间有如下关系：m=2n 2 2线线4 4线译码器线译码器 功能表功能表 二位二进制码输入，四个输出控制信号，其逻辑表达式为：ABEIYBAEIYBAEIYBAEIY3210 7413874138集成译码器集成译码器 功能表功能表 三位输入二进制码，八个输出信号其逻辑表达式为：ABCGGGYABCGGGYABCG

14、GGYABCGGGYABCGGGYABCGGGYABCGGGYABCGGGYBABABABABABABABA22172216221522142213221222112210 7413874138集成译码器应用集成译码器应用 1. 用译码器实现逻辑函数例：用3-8译码器实现逻辑函数解：1）将使能端接成有效，使译码器工作有效，即G1接5V，G2A、G2B接地。 2）将输入变量X、Y、Z分别接到译码器的输入C、B、A端，则： XYZZYXZYXZYXF7420YYYYCBAABCABCABCXYZZYXZYXZYXXYZZYXZYXZYXF 7413874138集成译码器应用集成译码器应用 2.功能

15、扩展 例：用3-8译码器扩展为4-16译码器，其中4-16译码器的输入变量为D0、D1、D2、D3；输出变量为Z0、Z1、Z14、Z15G1G2/D3D2/CD1/BD0/AZ15Z14Z8Z7Z6Z1Z01000011111101000111111011101111110111G2G1/D3D2/CD1/BD0/AZ15Z14Z8Z7Z6Z1Z00100011011110011101011111011110111111 7413874138集成译码器应用集成译码器应用 2.功能扩展G1G2AG2BG1G2AG2BA B CA B C 74427442二十进制译码器二十进制译码器 二十进制译码

16、器是码制变换译码器，它是将输入BCD码的10个代码译成10个高低电平输出信号。 七段显示译码器七段显示译码器 1）七段式数字显示器（数码管） 2）七段显示译码驱动电路 3）7448集成七段显示译码器 （74HC4511） 能将十进制的8421BCD码转换成点亮分段式数字显示器显示码，所以该译码器是代码转换器。 七段显示译码驱动电路七段显示译码驱动电路 1)逻辑抽象逻辑抽象即确定逻辑输入输出变量 输入A3、A2、A1、A0组成8421BCD码 输出Ya、Yb、Yc、Yd、Ye、Yf、Yg组成驱动数码管信号，若采用共阳极数码管，则Yayg应为低电平有效 2）建立真值表建立真值表 3）画卡诺图画卡诺

17、图 4）写出逻辑表达式写出逻辑表达式 5）画出逻辑图画出逻辑图 BCD七端译码显示逻辑电路 数据分配器定义数据分配器定义 数据分配是将一个源数据根据需要送到多个不同的通道上去，实现数据分配功能的逻辑电路称为数据分配器数据分配器。 数据分配器实现数据分配器实现 数据分配器可以用唯一地址译码器实现。如用74138译码器实现 数据分配器实现数据分配器实现例如，当G1=1，G2B=0，CBA=010时： 同理，当G1=1，G2B=0，CBA=100时： 所以：G2A=1，则Y2=1或Y4=1；G2A=0，则Y2=0或Y4=0 译码器作为数据分配器的功能表功能表 ABAGABCGGGY22212)(AB

18、AGABCGGGY22214)( 数据选择定义数据选择定义 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器数据选择器。多路输入，一路输出。是数据分配器逆过程。 4 4选选1 1数据选择器数据选择器 功能表功能表 输出端逻辑表达式为： 3210BADGDABGADBGDABGYGDmii)( 74LS15174LS151集成电路数据选择器集成电路数据选择器 功能表功能表 多位数据输出选择可用一位选择器并联并联组成，大于八位数据输入选择可用一位选择器串联串联组成。 数据选择器的应用数据选择器的应用 1 1）逻辑函数产生器逻辑函数产生器

19、例：例： 2 2）实现并行数据到串行数据的转换实现并行数据到串行数据的转换 721070CBADGDABCGADBCGDABCGDmYiii77665533DmDmDmDmXYZZXYZYXYZXXYZYXYZXL2位八选一数据选择器的连接方法用两片8选1数据选择器扩展为16选一数据选择器的逻辑图 数值比较器的定义数值比较器的定义 数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。比较结果有AB、AB以及AB三种情况。 一位数值比较器一位数值比较器 真值表真值表 由比较器的定义 推出比较器的输出逻辑式： 两位数值比较器两位数值比较器 真值表真值表 同理可得两位比 较器的输出逻辑式：A

20、BBAFBAFBAFBABABA0011001111001111BABABABABABABABABABABAFFFFFFFFFFF 集成数值比较器集成数值比较器74LS8574LS85 74LS85是4位数值比较器，与两位数值比较器相同从高位逐位比较得到结果。并带有扩展输入输出使能位。功能表功能表 逻辑表达式逻辑表达式 集成数值比较器位数扩展集成数值比较器位数扩展 将四位数值比较器扩展为八位数值比较器。 74LS85的逻辑图和引脚图逻辑图引脚图 半加器半加器 半加器是完成一位二进制数相加，并且不考虑低位的进位，由真值表可得其输出逻辑表达式： 全加器全加器 全加器能进行一位加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号，由真值表真值表和卡诺卡诺图图化简后可得其逻辑表达式： ABABCBABAABBABAS1111111)(1iiiiiiiiiiiiiiiiiiiiiiiiiCBABACACBBACCiBiAiCBACBACBACBAS 串行进多位加法器串行进多位加法器 若有多位数相加，则可采用并行相加串行进位的方式来完成。 超前进位集成超前进位集成4 4位加法器位加法器74LS28374LS283 将上一节中的和表达式和进位表达式中的A Ai iB Bi i和A Ai i B Bi i定义为G Gi i和P Pi i ，则表达式可写