第四章计算机组成原理-2012

1、4.1 主存处于全机中心地位 计算机初期都以CPU为中心的系统结构，即主存、输入输出设备都是通过CPU来交换信息的。在现代计算机中，已向以MEM为中心的系统结构发展。 计算机正在执行的程序和数据均存放在MEM中，CPU直接从MEM中取指令和存取数据。 由于输入输出设备增多，数据传送速度加快，采取了DMA直接存贮器存储技术，和输入输出通道技术。 共享存贮器的多处理机的出现，利用MEM共享数据，并实现处理机之间的通信。主存处于全机中心地位的原因如下：4.2 主存储器分类 随机存储器随机存储器( (简称简称RAM)RAM) 只读存储器只读存储器( (简称简称ROM)ROM) 可编程序的只读存储器可编

2、程序的只读存储器( (简称简称PROM)PROM) 可擦除可编程序只读存储器可擦除可编程序只读存储器( (简称简称EPROM)EPROM) 可用电擦除的可编程只读存储器可用电擦除的可编程只读存储器( (简称简称E2PROM)E2PROM) 4.34.3主存储器的主要技术指标u主存容量主存容量指令中地址码的位数决定了主存储器的可直指令中地址码的位数决定了主存储器的可直接寻址的最大空间。接寻址的最大空间。u速度速度存储器存取时间存储器存取时间存储周期存储周期4.4主存储器的基本操作主存储器与CPU的联系 读过程 写过程4.5 读/写存贮器（RAM） 分类（二类三种）双极型：速度高，集成度低，价格高

3、，适用于小容量快双极型：速度高，集成度低，价格高，适用于小容量快 速存贮器。即速存贮器。即Cache。MOS：静态（静态（SRAM）由双稳态触发器组成，不由双稳态触发器组成，不 断电，存的信息不变。断电，存的信息不变。 动态（动态（DRAM）用电容存贮信息用电容存贮信息 有电荷有电荷1 无电荷无电荷0 需不断充电（刷新）才能保持信息。需不断充电（刷新）才能保持信息。 静态存贮器（SRAM）CSWEDinDout操作方式1xx1未选中0001写00011写101xD读out如 x地址码为A A ，y地址码为A A ， 存贮器矩阵为3232，则可构成1K1位静态存贮器框图。见书上图4.404594

4、.5 读/写存储器(RAM) 1 1、静态存储器（、静态存储器（SRAMSRAM）（1 1）存储单元和存储器）存储单元和存储器MOSMOS静态存储器的存储单元静态存储器的存储单元4.5 读/写存储器(RAM) 图4.3 MOS静态存储器结构图1K静态存储器框图 2. 动态存储器(DRAM) 4.8 4.8 单管存储单元线路图单管存储单元线路图2. 动态存储器(DRAM) 图图4.9 16K1动态存储器框图动态存储器框图DRAM与SRAM的比较 DRAM的优点：容量大，引脚少，封装尺寸小，价格低，功率小。 DRAM的缺点：速度低，需再生（需增加再生电路），用到一部分功率。4.6 非易失性半导体存

5、贮器 是指信息固化在存贮器中，即使停电也不会丢失，但只能读出，不能写入，即ROM。ROM的分类 ROM只读存贮器 PROM可编程只读存贮器（一次写入） EPROM可擦可编程只读存贮器 E PROM可电擦可编程只读存贮器 块擦除读写存贮器（Flash Memory）2几种存贮器的主要应用SRAMDRAMROMPROMEPROME2PROMFlash MemoryCache计算机主存固定程序，微程序控制存贮器用户自编程序，用于工业控制或电器中用户自编并可修改程序或产品试制阶段试编程序IC卡上存贮信息固态盘，IC卡 FlashmomoryFlashmomory4.7当前流行 DRAM的简介4.7 D

6、RAM的研制和发展 增强性DRAM（EDRAM）改进改进CMOS制造工艺，使晶体管开关加速，使制造工艺，使晶体管开关加速，使EDRAM存取时间和存取时间和周期时间减少一半，而且在周期时间减少一半，而且在EDRAM芯片中还集成了小容量芯片中还集成了小容量SRAM Cache例例 4Mb（1M4bit）EDRAM芯片中含有芯片中含有 4Mb DRAM 2Kb（5124bit） SRAM Cache Cache DRAM（CDRAM）高速缓存动态RAM在存贮器直接连接处理器的系统中1）Cache DRAM可取代二级CacheCPU一级Cache 二级Cache CDRAM代替 MEM2）CDRAM还

7、可用作缓冲器支持数据块的串行传送。如用于还可用作缓冲器支持数据块的串行传送。如用于显示器屏幕刷新。显示器屏幕刷新。用CDRAM将DRAM数据预取到SRAM，再由SRAM传送到显示器。DRAMSRAM显示器 EDO DRAM 扩充数据输出DRAM可完成当前内存周期（2030ns）前，即可开始下一个内存周期操作。因此能提高数据带宽或传输率。 同步DRAM（SDRAM）读写周期1015ns典型DRAM是异步（串行）工作CPU送地址、控制信号 MEM进行内部操作（选择行、列，读出信号放大，数据送输出缓冲器）SDRAM内部逻辑见下图 Rambus DRAM（RDRAM）RDRAM与CPU之间传送数据是通

8、过专用的RDRAM总线进行的，不用通常的RAS，CAS，WE，CE信号。该芯片采取异步成组数据传输协议。 IRAM（集成随机存贮器）将整个DRAM系统集成到一个芯片内，包括存贮单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等，片内还附加测试电路。 ASIC RAM（专门集成电路）根据用户需要而设计的专用存贮器芯片。4.8 半导体存贮器的组成与控制 半导体存贮器有多字一位芯片、多字多位芯片。厂家生产的存贮器芯片的容量是有限的，与实际要求有很大差距，所以要考虑字向、位向的扩充。存储器容量扩展(1)位扩展4.8 4.8 半导体存储器的组成与控制半导体存储器的组成与控制 图图4.184.18位

9、扩展连接方式位扩展连接方式存储器容量扩展()字扩展4.8 4.8 半导体存储器的组成与控制半导体存储器的组成与控制存储器容量扩展(3)字位扩展存储器向字向和位向同时扩充。存储器向字向和位向同时扩充。一个存储器的容量为一个存储器的容量为M MN N位，使用位，使用L LK K位存储器芯片位存储器芯片这个存储器共需要这个存储器共需要M M/ /L LN N/ /K K个存储器芯个存储器芯片片。4.8 4.8 半导体存储器的组成与控制半导体存储器的组成与控制静态存储器芯片与静态存储器芯片与CPU的连接的连接2.存储控制两种刷新方式(1)集中刷新4.8 4.8 半导体存储器的组成与控制半导体存储器的组

10、成与控制2.存储控制两种刷新方式(1)分布式刷新4.8 4.8 半导体存储器的组成与控制半导体存储器的组成与控制存贮控制 存贮器中需增设附加电路1、为减少地址线引出端数目(减少1/2),地址码分两次送MEM 动态MOS存贮器采用“读出方式进行刷新”，即读出过程中恢复存贮单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 再生过程 : 只改变行选择或地址。每次再生一行，依次对MEM的每一行进行读出，就可完成对整个RAM的刷新。 刷新周期 : 又称再生周期，二次刷新的时间间隔。一般为2ms，4ms，8ms一次。4.9.14.9.1编址方式编址方式在在M M个模块上交叉编址个模

11、块上交叉编址( (M M=2=2m m) )每个模块的容量为每个模块的容量为L L其中，其中，j j=0,1,2,=0,1,2, ,L L-1-1；i i=0,1,2,=0,1,2, ,M M-1-1第第i i个模块个模块M Mi i的地址编号应按下式给出：的地址编号应按下式给出： M Mj j+ +i i 4.9 多体交叉存储器表4.2 地址的模四交叉编址 4.9 多体交叉存储器模体模体地址编址序列地址编址序列对应二进制地址最低对应二进制地址最低二位二位M M0 00,4,8,12,0,4,8,12,4j+0,4j+0,0 00 0M M1 11,5,9,13,1,5,9,13,4j+1,4j+1,0 10 1M M2 22,6,10,14,2,6,10,14,4j+2,4j+2,1 01 0M M3 33,7,11,15,3,7,11,15,4j+3,4j+3,1 11 1(a)多体交叉编址方式图4.22 多体交叉