图腾柱电路解析整理

1、再谈图腾柱驱动电路之一、之二、之三汇总再谈图腾柱驱动电路之一、之二、之三汇总（注：根据 davida 的建议，觉得还是把这个三个帖子综合起来跟方便大家探讨。）一、驱动电路之一由于本人最近接触才 saber，仿真能力有限，本想仿真，但实在是由于有关 saber的基础东西还很多不会呢，所以只能请教大家了1、问：（1）在下面电路中，VCC 的选择和哪些因素有关系？VCC 和后级的 mos 管的 Vgs 电压相等吗？（2) NPN、PNP 管子的选取的依据？三极管的电流 Ic 要满足什么样的条件才能驱动后端的mos？在下帖http:/ 楼 胡庄主 曾提到“1）首先要确定的是你需要多少的驱动能力？要驱动

2、的负载（一般可认为是功率管）有多少？以 MOSFET 为例，驱动其实就是对 MOS 的门级电容的充放电，这就要考虑你有几个 MOS并联，门级电容有多大？MOS 的 Rg 有多大，加上驱动回路寄生电感等，其实就是一个 LRC串联回路。2）驱动能力用个简化的公式来算就是 I=C*Du/Dt，MOS 的门级电容先确定，再来考虑你准备要几 V 的门级电压，然后就是这个电压建立和消除的时间，也就牵涉到 MOS 的开通关断速度，这会直接影响到功率管的损耗及其它问题，如应力等。这几个想好了，所要的驱动电流也就出来了。3)得到这个所要的驱动电流，再考虑上驱动回路的一堆寄生参数等，也就可以推出你图腾柱电路需提供

3、多少驱动电流（注意这是个脉冲电流）。”针对上边的内容我有些疑问：1、MOS 属于单级型电压驱动器件，是栅极电压来控制漏极电流的，如果从表面理解的话，是不是只要保证栅极的电压达到 Vgs 就可以？和电流没有关系？2、MOS 管的门极电容是怎么确定的？是下图这些参数吗？二、驱动电路之二问：1、图中的 C18 的作用？二极管 D 是否有必要加？要加的话，起作用？2、R15、R16 加与不加？R15、R16 在一般电路中，是并接在 mos 的 GS 端，起消除 Cgs 累计电荷的作用，防止 mos 处于开始处于导通或者状态不明确的情况。在这里，采用了，脉变驱动。变压器绕组可以起到放电作用,所以即使不加

4、 GS 电阻,在驱动没有的情况下,管子也不会自己导通。请有经验的朋友们，说下，在这个时候 R15 和 R16 加与不加？影响如何？三、驱动电路之三问：1、各电阻的作用？D1、D2 的作用？2、Q1、Q3 构成的图腾柱与 Q2、Q4 构成的图腾柱，为何相反？为什么用两级？难道是为了增强驱动能力？Q1、Q3 的选择和 Q2、Q4 的选择上是否不同？三幅图中，第三图很完整，逻辑关系比较有意思，很有把玩趣味第二幅图电路不是很齐全，让人像猜谜样猜，说话都得讲究个语境，看电路图不能就只给瞧某个单元模块，管中窥豹啊，楼主在搞非常 6+1 耶第一幅图画个等效电路出来不就明白 VCC 与 Vg 之间的关系麽，楼

5、主楼主的电路分析有待加强，把模电，电路这两书来来回回翻看个五六七八遍，再回过头来分析这几幅图你就有自己的体会喇第一幅图，实际上不经过等效电路就知道 VCC 应该和 VGS 差不多相等，但是仿真的时候就不一样了。还有就是虽然等效电路出来 VCCVGS，但你给出的仿真结构却不是。你可能没太注意，通道 A、B 的幅格大小是不一样的，一个是 5V/Div，一个是 2V/Div，实际上都是 5V，和 V1的大小相等，这个 multisim 仿真我也做过，但结果和你的一样，不过现在我知道这个图的原因所在了。第二个图，实际上不需要完整的电路图，只是个图腾柱+脉变，只是有些疑问。不过还是很感谢嘿，我贴出的仿真

6、图是想让你看：输出波形（信号）与输入信号（激励源）同步且同相，A、B 幅值不一样是爲了看得清楚些（好区分），至于输出幅值，它不仅受 VCC 影响，也受V1 制约，因为并联的#￥%*&-（此省略数十字符）所以，第三幅图中，D2 的作用就基本明朗了，D1 你再推敲推敲也就差不多了，至于 Q1Q4，你明白它们的逻辑关系没有，明白了就知道它们不单是为了增强驱动能力而前后构造不一了不过经过仿真，实际上输出幅值基本上和 VCC 有关，和输入 V1 关系不大我看了，saber 中好像不用设置吧，因为看它的模型就是 7.5V 的你看看我的截图，在仿真中试一下就知道了嘛对第一点中的那个问题也很感兴趣，M

7、OS 驱动应该是将驱动电压加在 GS 两端，I=Cdu/dt,但是对于驱动端来说，能做的只是提供一个良好的脉冲波形和足够的“能力”，至于实际的驱动电流为多少，是驱动能定的吗？很疑惑由于本人最近接触才 saber，仿真能力有限，本想仿真，但实在是由于有关 saber 的基础东西还很多不会呢，所以只能请教大家了1、问：（1）在下面电路中，VCC 的选择和哪些因素有关系？VCC 和后级的 mos 管的 Vgs 电压相等吗？（2) NPN、PNP 管子的选取的依据？三极管的电流 Ic 要满足什么样的条件才能驱动后端的mos？在下帖http:/ 楼 胡庄主 曾提到“1）首先要确定的是你需要多少的驱动能力

8、？要驱动的负载（一般可认为是功率管）有多少？以 MOSFET 为例，驱动其实就是对 MOS 的门级电容的充放电，这就要考虑你有几个 MOS并联，门级电容有多大？MOS 的 Rg 有多大，加上驱动回路寄生电感等，其实就是一个 LRC串联回路。2）驱动能力用个简化的公式来算就是 I=C*Du/Dt，MOS 的门级电容先确定，再来考虑你准备要几 V 的门级电压，然后就是这个电压建立和消除的时间，也就牵涉到 MOS 的开通关断速度，这会直接影响到功率管的损耗及其它问题，如应力等。这几个想好了，所要的驱动电流也就出来了。3)得到这个所要的驱动电流，再考虑上驱动回路的一堆寄生参数等，也就可以推出你图腾柱电

9、路需提供多少驱动电流（注意这是个脉冲电流）。”针对上边的内容我有些疑问：1、MOS 属于单级型电压驱动器件，是栅极电压来控制漏极电流的，如果从表面理解的话，是不是只要保证栅极的电压达到 Vgs 就可以？和电流没有关系？2、MOS 管的门极电容是怎么确定的？是下图这些参数吗？1，不同的 NPN,PNP 对管，能提供的驱动电流是不一样的。2，Ciss=Cgs+CgdCoss=Cds+CgdCrss=Cgd在计算栅极驱动电流时，要根据栅极电荷 Qg 来计算1）VCC 的选择与 MOS 管的驱动电压有关。驱动电压比 VCC 低一个 BE 的压降。（2）三极管的电流要满足 MOS 管子的驱动速度谢谢！三

10、极管的电流是不是要满足 Igs 啊？还有 MOS 管的技术指标中有 mos 管的驱动速度？三极管的电流怎样满足 mos 的驱动速度？有没有相关的计算公式来方便选择三极管呢？MOS 管是电压控制不错，但电压是维持导通的条件，电流确实决定开启速度的条件，如果只有电压电流很小，那么 MOS 管栅极电容充电就比较慢，造成的结果就是开通速度减慢。那怎么样选择我的 NPN 和 PNP 的管子呢1、vcc 的选择确实跟 Vgs 有关；2、图腾驱动管子的选取依照正常的电压电流值，及其高频特性，电流一般都能满足，因为后接 mos 需要的电流很小。1、vcc 的选择确实跟 Vds 有关；你这应该是笔误吧，Vgs

11、吧SORRY纯属笔误我用的图，是 IGBT 管，P 沟场管更好，内阻小，我打算做摩托车稳压器，主要是串联在正极上用的下面这张图，也在电源网找的，回复 6 帖我用 494 和 P 沟的做串联式稳压电源，P 沟的管或者 IGBT 要用 600V 20A 以上的这个电路看似简单，其实用起来要考虑的还比较多，简单谈谈个人的看法，先声明一下，只是随手总结，可能有不对或不足之处，1）首先要确定的是你需要多少的驱动能力？要驱动的负载（一般可认为是功率管）有多少？以 MOSFET 为例，驱动其实就是对 MOS 的门级电容的充放电，这就要考虑你有几个 MOS 并联，门级电容有多大？MOS 的 Rg 有多大，加上

12、驱动回路寄生电感等，其实就是一个 LRC 串联回路。2）驱动能力用个简化的公式来算就是 I=C*Du/Dt，MOS 的门级电容先确定，再来考虑你准备要几 V 的门级电压，然后就是这个电压建立和消除的时间，也就牵涉到 MOS 的开通关断速度，这会直接影响到功率管的损耗及其它问题，如应力等。这几个想好了，所要的驱动电流也就出来了。3)得到这个所要的驱动电流，再考虑上驱动回路的一堆寄生参数等，也就可以推出你图腾柱电路需提供多少驱动电流（注意这是个脉冲电流）。4）这个时候再考虑的就是你 PCB 板 layout 的空间，位置，准备为这个电路花多少钱选器件，用 MOS 还是 BJT，综合考虑，然后就想办

13、法选器件吧，当然还要考虑 IC 的输出信号和你选的图腾柱器件（MOS 或 BJT）之间也是个回路，这会不会有问题？5) 另外要考虑的是，这个图腾柱能不能彻底关掉，这就又要考虑 N 在上还是 P在上，正开还是负开,比如选用 PMOS 做关断，关断时图腾柱输出会仍有一个等于 Vgs 电压的电压加在你的负载 MOS 上，如果这个电压高于你的负载 MOS 门槛的话，-这就意味着你没关掉，虽然你前面关掉了。更痛苦的是，前面和后面的 MOS 门槛电压 tolerance 都会非常大，再考虑到温度系数，.这要坐下来算算了6）还要重点考虑的是图腾柱的器件也是要损耗功率的，所以要考虑它的温度及功耗会不会有问题。

14、总之，具体用时要考虑的问题还真不少，单挑一个出来都非常简单，但加到一块，还真要花点时间研究计算一下。因为是做产品，所有的规格参数，寄生参数，tolerance，温度，cost, PCB 空间等等等等，前前后后的一堆问题都得面对，不象写 paper 或仿真,抓住一点，其它都可考虑为理想状态，这样当然很快可以推出理想的结果。输出极采用一个上电阻接一个 NPN 型晶体管的集电极,这个管子的发射极接下面管子的集电极同时输出;下管的发射极接地.两管的基极分别接前级的控制.就是上下两个输出管,从直流角度看是串联,两管联接处为输出端.上管导通下管截止输出高电平,下管导通上管截止输出低电平,如果电路逻辑可以上

15、下两管均截止则输出为高阻态.其实也是用 NPN 和 PNP 管子的搭配使用，当上升沿的时候 NPN 工作打开，当下降沿的时候PNP 工作关闭，依次循环。不就是 OUT 高位时，上三极管导通，下三极管关断，Rgate 接上 Vdrv，MOS 开通，OUT 低位时，反过来，Rgate 接地，MOS 关断。按照你的说法那 mosfet 的驱动信号就是：低电平 0，高电平 Vdrv？可实际是低电平 0，高电平 Vout。我讲的不严谨，只是个大概意思。实际应该是 VoutVbe，(忽略 Rb 上压降)，不过 Vbe 在过程中，不是个定值Rgate 推动的可以看作是一个电容 C，反复将它充放电。上管：最大

16、充电电流(=Vout-Vbe)/Rgate，这也是三极管的最大电流，它的 Vceo 需要大於Vdrv，功耗最小等於(Vdrv-Vout-Vbe)*充电电流平均值下管：放电，计算类似。图腾柱式的驱动方式，一方面增加了驱动能力，另一方面，当 PWM 的输出端为低的时候，下管为 MOS 的结电容提供放电回路。如此而已，所以此种驱动方式在 MOS 管的驱动上面应用比较广，对了晶体管的驱动而已，没有任何优势这个电路看似简单，其实用起来要考虑的还比较多，简单谈谈个人的看法，先声明一下，只是随手总结，可能有不对或不足之处，1）首先要确定的是你需要多少的驱动能力？要驱动的负载（一般可认为是功率管）有多少？以

17、MOSFET 为例，驱动其实就是对 MOS 的门级电容的充放电，这就要考虑你有几个 MOS并联，门级电容有多大？MOS 的 Rg 有多大，加上驱动回路寄生电感等，其实就是一个 LRC串联回路。2）驱动能力用个简化的公式来算就是 I=C*Du/Dt，MOS 的门级电容先确定，再来考虑你准备要几 V 的门级电压，然后就是这个电压建立和消除的时间，也就牵涉到 MOS 的开通关断速度，这会直接影响到功率管的损耗及其它问题，如应力等。这几个想好了，所要的驱动电流也就出来了。3)得到这个所要的驱动电流，再考虑上驱动回路的一堆寄生参数等，也就可以推出你图腾柱电路需提供多少驱动电流（注意这是个脉冲电流）。4）

18、这个时候再考虑的就是你 PCB 板 layout 的空间，位置，准备为这个电路花多少钱选器件，用 MOS 还是 BJT，综合考虑，然后就想办法选器件吧，当然还要考虑 IC 的输出信号和你选的图腾柱器件（MOS 或 BJT）之间也是个回路，这会不会有问题？5) 另外要考虑的是，这个图腾柱能不能彻底关掉，这就又要考虑 N 在上还是 P 在上，正开还是负开,比如选用 PMOS 做关断，关断时图腾柱输出会仍有一个等于 Vgs 电压的电压加在你的负载 MOS 上，如果这个电压高于你的负载 MOS 门槛的话，-这就意味着你没关掉，虽然你前面关掉了。更痛苦的是，前面和后面的 MOS 门槛电压 toleran

19、ce 都会非常大，再考虑到温度系数，.这要坐下来算算了6）还要重点考虑的是图腾柱的器件也是要损耗功率的，所以要考虑它的温度及功耗会不会有问题。总之，具体用时要考虑的问题还真不少，单挑一个出来都非常简单，但加到一块，还真要花点时间研究计算一下。因为是做产品，所有的规格参数，寄生参数，tolerance，温度，cost, PCB 空间等等等等，前前后后的一堆问题都得面对，不象写 paper 或仿真,抓住一点，其它都可考虑为理想状态，这样当然很快可以推出理想的结果。我看到有些文章里算 MOSFET 大的驱动电流，是分 3 个阶段的，用各段的电荷量除以各段的时间，可以算出 3 个阶段所需要的驱动电流。

20、不知这样算可以吗？图腾柱式驱动比较难理解的是上桥臂的驱动，下桥臂的很好理解的吧！比如 IR2110，搞懂上管的驱动比较重要！newrookies：请问一下上面的那两个电压 Ubias 还有 Udrv 有什么作用。如何设定它们的值东方：这个问题提得好！Udrv 是驱动电压；Ubias 是偏置电压。如何设定它们的值？东方：Udrv 是驱动电压，要保证足够的电压驱动后级的 MOS 的管等负载。当然也不能太高。Ubias 是偏置电压，它必须高于 Udrv 是驱动电压。否则驱动电压就会电压不足。greendot 说：不就是 OUT 高位时，上三极管导通，下三极管关断，Rgate 接上 Vdrv，MOS开

21、通。kolan 不乐意了：按照你的说法那 mosfet 的驱动信号就是：高电平 Vdrv？可实际是高电平Vout。greendot 说：我讲的不严谨，只是个大概意思。实际应该是 VoutVbe他们讲的谁对？东方：原先是 greendot 说的对，后来想“严谨”一点，搞错了。那 kolan 为什么错呢？东方：就是因为没有考虑 newrookies 的问题：Udrv 有什么作用？newrookies：怪我这个问题提得太晚了。他们那档子事还是 2008 年的旧案。想不到几年后有本网技工为他们翻案。發個 PSPICE 分析详细讲解详细讲解 MOSFETMOSFET 管驱动电路管驱动电路2008-10-

22、14 15:16:51来源:电源网关键字：关键字：MOSFETMOSFET 结构结构 开关开关 驱动电路驱动电路在使用 MOS 管设计开关电源或者马达驱动电路的时候，大部分人都会考虑 MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。下面是我对 MOSFET 及 MOSFET 驱动电路基础的一点总结，其中参考了一些资料，非全部原创。包括 MOS 管的介绍，特性，驱动以及应用电路。1，MOS 管种类和结构MOSFET 管是 FET 的一种（另一种是 JFET），可以被制造成增强型或耗尽型，P沟道或 N

23、 沟道共 4 种类型，但实际应用的只有增强型的 N 沟道 MOS 管和增强型的 P 沟道MOS 管，所以通常提到 NMOS，或者 PMOS 指的就是这两种。至于为什么不使用耗尽型的 MOS 管，不建议刨根问底。对于这两种增强型 MOS 管，比较常用的是 NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用 NMOS。下面的介绍中，也多以 NMOS 为主。MOS 管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。在 MOS 管原理图上可以看到，漏极和源极

24、之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的 MOS 管中存在，在集成电路芯片内部通常是没有的。2，MOS 管导通特性导通的意思是作为开关，相当于开关闭合。NMOS 的特性，Vgs 大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到 4V 或 10V 就可以了。PMOS 的特性，Vgs 小于一定的值就会导通，适合用于源极接 VCC 时的情况（高端驱动）。但是，虽然 PMOS 可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用 NMOS。3，MOS 开关管损

25、失不管是 NMOS 还是 PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的 MOS 管会减小导通损耗。现在的小功率 MOS 管导通电阻一般在几十毫欧左右，几毫欧的也有。MOS 在导通和截止的时候，一定不是在瞬间完成的。MOS 两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS 管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。导通瞬间电压和电流的乘积很大，造成的损失也就很大。缩短开关时间，可以减小每次导通时的损失；降低开关频率，可以减小单位时间内的开关

26、次数。这两种办法都可以减小开关损失。4，MOS 管驱动跟双极性晶体管相比，一般认为使 MOS 管导通不需要电流，只要 GS 电压高于一定的值，就可以了。这个很容易做到，但是，我们还需要速度。在 MOS 管的结构中可以看到，在 GS，GD 之间存在寄生电容，而 MOS 管的驱动，实际上就是对电容的充放电。对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短路，所以瞬间电流会比较大。选择/设计 MOS 管驱动时第一要注意的是可提供瞬间短路电流的大小。第二注意的是，普遍用于高端驱动的 NMOS，导通时需要是栅极电压大于源极电压。而高端驱动的 MOS 管导通时源极电压与漏极电压（VCC）相同，

27、所以这时栅极电压要比VCC 大 4V 或 10V。如果在同一个系统里，要得到比 VCC 大的电压，就要专门的升压电路了。很多马达驱动器都集成了电荷泵，要注意的是应该选择合适的外接电容，以得到足够的短路电流去驱动 MOS 管。上边说的 4V 或 10V 是常用的 MOS 管的导通电压，设计时当然需要有一定的余量。而且电压越高，导通速度越快，导通电阻也越小。现在也有导通电压更小的 MOS 管用在不同的领域里，但在 12V 汽车电子系统里，一般 4V 导通就够用了。MOS 管的驱动电路及其损失，可以参考 Microchip 公司的 AN799 MatchingMOSFET Drivers to MO

28、SFETs。讲述得很详细，所以不打算多写了。5，MOS 管应用电路MOS 管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光。现在的 MOS 驱动，有几个特别的需求，1，低压应用当使用 5V 电源，这时候如果使用传统的图腾柱结构，由于三极管的 be 有0.7V 左右的压降，导致实际最终加在 gate 上的电压只有 4.3V。这时候，我们选用标称gate 电压 4.5V 的 MOS 管就存在一定的风险。同样的问题也发生在使用 3V 或者其他低压电源的场合。2，宽电压应用输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致

29、PWM 电路提供给 MOS 管的驱动电压是不稳定的。为了让 MOS 管在高 gate 电压下安全，很多 MOS 管内置了稳压管强行限制 gate电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。同时，如果简单的用电阻分压的原理降低 gate 电压，就会出现输入电压比较高的时候，MOS 管工作良好，而输入电压降低的时候 gate 电压不足，引起导通不够彻底，从而增加功耗。3，双电压应用在一些控制电路中，逻辑部分使用典型的 5V 或者 3.3V 数字电压，而功率部分使用 12V 甚至更高的电压。两个电压采用共地方式连接。这就提出一个要求，需要使用一个电路，让低压侧

30、能够有效的控制高压侧的MOS 管，同时高压侧的 MOS 管也同样会面对 1 和 2 中提到的问题。在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的 MOS 驱动IC，似乎也没有包含 gate 电压限制的结构。于是我设计了一个相对通用的电路来满足这三种需求。电路图如下：图 1 用于 NMOS 的驱动电路图 2 用于 PMOS 的驱动电路这里我只针对 NMOS 驱动电路做一个简单分析：Vl 和 Vh 分别是低端和高端的电源，两个电压可以是相同的，但是 Vl 不应该超过 Vh。Q1 和 Q2 组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管 Q3和 Q4 不会同时导通。R2 和 R3

31、 提供了 PWM 电压基准，通过改变这个基准，可以让电路工作在 PWM 信号波形比较陡直的位置。Q3 和 Q4 用来提供驱动电流，由于导通的时候，Q3 和 Q4 相对 Vh 和 GND 最低都只有一个 Vce 的压降，这个压降通常只有 0.3V 左右，大大低于 0.7V 的 Vce。R5 和 R6 是反馈电阻，用于对 gate 电压进行采样，采样后的电压通过 Q5 对 Q1和 Q2 的基极产生一个强烈的负反馈，从而把 gate 电压限制在一个有限的数值。这个数值可以通过 R5 和 R6 来调节。最后，R1 提供了对 Q3 和 Q4 的基极电流限制，R4 提供了对 MOS 管的 gate 电流限

32、制，也就是 Q3 和 Q4 的 Ice 的限制。必要的时候可以在 R4 上面并联加速电容。这个电路提供了如下的特性：1，用低端电压和 PWM 驱动高端 MOS 管。2，用小幅度的 PWM 信号驱动高 gate 电压需求的 MOS 管。3，gate 电压的峰值限制4，输入和输出的电流限制5，通过使用合适的电阻，可以达到很低的功耗。6，PWM 信号反相。NMOS 并不需要这个特性，可以通过前置一个反相器来解决。在设计便携式设备和无线产品时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。DC-DC 转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。目前 DC-

33、DC 转换器设计技术发展主要趋势有：（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率 DC-DC 转换器的开关频率将上升到兆赫级。（2）低输出电压技术：随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的 DC-DC 变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。这些技术的发展对电源芯片电路的设计提出了更高的要求。首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电

34、的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压 2.53.6V），因此，电源芯片的工作电压较低。MOS 管具有很低的导通电阻，消耗能量较低，在目前流行的高效 DCDC 芯片中多采用 MOS 管作为功率开关。但是由于 MOS 管的寄生电容大，一般情况下 NMOS 开关管的栅极电容高达几十皮法。这对于设计高工作频率 DCDC 转换器开关管驱动电路的设计提出了更高的要求。在低电压 ULSI 设计中有多种 CMOS、BiCMOS 采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于 1V 电压供电条件下正常工作，并且能够在负载电容 12pF 的条件下工作频率能够达到

35、几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型 DCDC 转换器的驱动电路。电路基于 Samsung AHP615 BiCMOS 工艺设计并经过 Hspice 仿真验证，在供电电压 1.5V ，负载电容为 60pF 时，工作频率能够达到 5MHz 以上。自举升压电路自举升压电路自举升压电路的原理图如图 1 所示。所谓的自举升压原理就是，在输入端 IN输入一个方波信号，利用电容 Cboot 将 A 点电压抬升至高于 VDD 的电平，这样就可以在 B端输出一个与输入信号反相，且高电平高于 VDD 的方波信号。具体工作原理如下。当

36、 VIN 为高电平时，NMOS 管 N1 导通，PMOS 管 P1 截止，C 点电位为低电平。同时 N2 导通，P2 的栅极电位为低电平，则 P2 导通。这就使得此时 A 点电位约为 VDD，电容 Cboot 两端电压 UCVDD。由于 N3 导通，P4 截止，所以 B 点的电位为低电平。这段时间称为预充电周期。当 VIN 变为低电平时，NMOS 管 N1 截止，PMOS 管 P1 导通，C 点电位为高电平，约为 VDD。同时 N2、N3 截止，P3 导通。这使得 P2 的栅极电位升高，P2 截止。此时 A点电位等于 C 点电位加上电容 Cboot 两端电压，约为 2VDD。而且 P4 导通，

37、因此 B 点输出高电平，且高于 VDD。这段时间称为自举升压周期。实际上，B 点电位与负载电容和电容 Cboot 的大小有关，可以根据设计需要调整。具体关系将在介绍电路具体设计时详细讨论。在图 2 中给出了输入端 IN 电位与 A、B两点电位关系的示意图。驱动电路结构驱动电路结构图 3 中给出了驱动电路的电路图。驱动电路采用 Totem 输出结构设计，上拉驱动管为 NMOS 管 N4、晶体管 Q1 和 PMOS 管 P5。下拉驱动管为 NMOS 管 N5。图中 CL 为负载电容，Cpar 为 B 点的寄生电容。虚线框内的电路为自举升压电路。本驱动电路的设计思想是，利用自举升压结构将上拉驱动管

38、N4 的栅极（B点）电位抬升，使得 UBVDD+VTH ，则 NMOS 管 N4 工作在线性区，使得 VDSN4 大大减小，最终可以实现驱动输出高电平达到 VDD。而在输出低电平时，下拉驱动管本身就工作在线性区，可以保证输出低电平位 GND。因此无需增加自举电路也能达到设计要求。考虑到此驱动电路应用于升压型 DCDC 转换器的开关管驱动，负载电容 CL 很大，一般能达到几十皮法，还需要进一步增加输出电流能力，因此增加了晶体管 Q1 作为上拉驱动管。这样在输入端由高电平变为低电平时，Q1 导通，由 N4、Q1 同时提供电流，OUT端电位迅速上升，当 OUT 端电位上升到 VDDVBE 时，Q1

39、截止，N4 继续提供电流对负载电容充电，直到 OUT 端电压达到 VDD。在 OUT 端为高电平期间，A 点电位会由于电容 Cboot 上的电荷泄漏等原因而下降。这会使得 B 点电位下降，N4 的导通性下降。同时由于同样的原因，OUT 端电位也会有所下降，使输出高电平不能保持在 VDD。为了防止这种现象的出现，又增加了 PMOS 管 P5作为上拉驱动管，用来补充 OUT 端 CL 的泄漏电荷，维持 OUT 端在整个导通周期内为高电平。驱动电路的传输特性瞬态响应在图 4 中给出。其中（a）为上升沿瞬态响应，（b）为下降沿瞬态响应。从图 4 中可以看出，驱动电路上升沿明显分为了三个部分，分别对应三

40、个上拉驱动管起主导作用的时期。1 阶段为 Q1、N4 共同作用，输出电压迅速抬升，2 阶段为 N4 起主导作，使输出电平达到 VDD，3 阶段为 P5 起主导作用，维持输出高电平为VDD。而且还可以缩短上升时间，下降时间满足工作频率在兆赫兹级以上的要求。需要注意的问题及仿真结果需要注意的问题及仿真结果电容电容 CbootCboot 的大小的确定的大小的确定Cboot 的最小值可以按照以下方法确定。在预充电周期内，电容 Cboot 上的电荷为 VDDCboot 。在 A 点的寄生电容（计为 CA）上的电荷为 VDDCA。因此在预充电周期内，A 点的总电荷为Q_A1=V_DDC_boot+V_DD

41、C_A （1）B 点电位为 GND，因此在 B 点的寄生电容 Cpar 上的电荷为 0。在自举升压周期，为了使 OUT 端电压达到 VDD，B 点电位最低为 VBVDD+Vthn。因此在 B 点的寄生电容 Cpar 上的电荷为Q_B=(V_DD+V_thn)Cpar （2）忽略 MOS 管 P4 源漏两端压降，此时 Cboot 上的电荷为 VthnCboot ，A 点寄生电容 CA 的电荷为（VDD+Vthn）CA。A 点的总电荷为QA2=V_thnC_BOOT+(V_DD+V_thn)C_A （3）同时根据电荷守恒又有Q_B=Q_A-Q_A2 （4）综合式（1）（4）可得C_boot=fra

42、cV_DD+V_thnv_DD-v_thnCpar+fracv_thnv_DD-v_thnC_A=fracV_Bv_DD-v_thnCpar+fracV_thnv_DD-v_thnC_A （5）从式（5）中可以看出，Cboot 随输入电压变小而变大，并且随 B 点电压 VB 变大而变大。而 B 点电压直接影响 N4 的导通电阻，也就影响驱动电路的上升时间。因此在实际设计时，Cboot 的取值要大于式（5）的计算结果，这样可以提高 B 点电压，降低 N4 导通电阻，减小驱动电路的上升时间。P2P2、P4P4 的尺寸问题的尺寸问题将公式（5）重新整理后得：V_B=(V_DD-V_thn)fracC

43、_bootCpar-V_thnfracC_ACpar （6）从式（6）中可以看出在自举升压周期内， A、B 两点的寄生电容使得 B 点电位降低。在实际设计时为了得到合适的 B 点电位，除了增加 Cboot 大小外，要尽量减小A、B 两点的寄生电容。 在设计时，预充电 PMOS 管 P2 的尺寸尽可能的取小，以减小寄生电容 CA。而对于 B 点的寄生电容 Cpar 来说，主要是上拉驱动管 N4 的栅极寄生电容，MOS管 P4、N3 的源漏极寄生电容只占一小部分。我们在前面的分析中忽略了 P4 的源漏电压，因此设计时就要尽量的加大 P4 的宽长比，使其在自举升压周期内的源漏电压很小可以忽略。但是

44、P4 的尺寸以不能太大，要保证 P4 的源极寄生电容远远小于上拉驱动管 N4 的栅极寄生电容。阱电位问题阱电位问题如图 3 所示，PMOS 器件 P2、P3、P4 的 N-well 连接到了自举升压节点 A 上。这样做的目的是，在自举升压周期内，防止他们的源/漏-阱结导通。而且这还可以防止在源/漏-阱正偏时产生由寄生 SRC 引起的闩锁现象。上拉驱动管 N4 的阱偏置电位要接到它的源极，最好不要直接接地。这样做的目的是消除衬底偏置效应对 N4 的影响。HspiceHspice 仿真验证结果仿真验证结果驱动电路基于 Samsung AHP615 BiCMOS 工艺设计并经过 Hspice 仿真验

45、证。在表 1 中给出了电路在不同工作电压、不同负载条件下的上升时间 tr 和下降时间 tf 的仿真结果。在图 5 中给了电路工作在输入电压 1.5V、工作频率为 5MHz、负载电容 60pF 条件下的输出波形。结合表 1 和图 5 可以看出，此驱动电路能够在工作电压为 1.5V，工作频率为5MHz，并且负载电容高达 60pF 的条件下正常工作。它可以应用于低电压、高工作频率的DCDC 转换器中作为开关管的驱动电路。结论本文采用自举升压电路，设计了一种 BiCMOS Totem 结构的驱动电路。该电路基于 Samsung AHP615 BiCMOS 工艺设计，可在 1.5V 电压供电条件下正常工

46、作，而且在负载电容为 60pF 的条件下，工作频率可达 5MHz 以上。图腾柱输出图腾柱输出用的 1150 芯片，驱动电阻小的话低压不能启动，加大驱动电阻损耗太大，想用用图腾柱输出，但是效果不明显，有人说用图腾柱效果比较明显的，是不是我图腾柱用的不好，以前没用过，大家帮忙看看，谢谢！先问个题外话：Q1 处有个 R2， Q2 处没有电阻。出于什么考虑呢？R2 是防止 MOS 开启的时候的过冲的，MOS 关闭的时候就不用了，跟这个差不多，（自己想的）慢开快关？恩，是的R2 可以不要，R1 取个 500。这样不就体现不出“快关”？分享一个比较经典的分享一个比较经典的 MOS 管驱动电路管驱动电路问题

47、提出：现在的 MOS 驱动，有几个特别的需求，1，低压应用当使用 5V 电源，这时候如果使用传统的图腾柱结构，由于三极管的 be 有 0.7V 左右的压降，导致实际最终加在 gate 上的电压只有 4.3V。这时候，我们选用标称 gate 电压 4.5V的 MOS 管就存在一定的风险。同样的问题也发生在使用 3V 或者其他低压电源的场合。2，宽电压应用输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致 PWM 电路提供给 MOS 管的驱动电压是不稳定的。为了让 MOS 管在高 gate 电压下安全，很多 MOS 管内置了稳压管强行限制 gate 电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。同时，如果简单的用电阻分压的原理降低 gate 电压，就会出现输入电压比较高的时候，MOS 管工作良好，而输入电压降低的时候 gate 电压不足，引起导通不够彻底，从而增加功耗。3，双电压应用在一些控制电路中，逻辑部分使用典型的 5V 或者 3.3V 数字电压，而功率部分使用 12V 甚至更高的电压。两个电压采用共地方式连接。这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的 MOS 管，同时高压侧的 MOS 管也同样会面对 1 和 2 中提到的问题。在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的