七人表决器实验报告_第1页
七人表决器实验报告_第2页
七人表决器实验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、精选优质文档-倾情为你奉上七人表决器一 实验目的1掌握Quartus II软件安装 ，熟悉Quartus II操作环境。2初步了解VHDL语言。3学习使用行为级描述方法设计电路。二实验原理 七人表决器使用7个电平开关作为表决器的7个输入变量，输入为电平“1”时表示表决者“赞同”，输入为电平“0”时表示表决者“不赞同”。当表决器的7个输入变量中有不少于4个输入变量输入“1”，那么表决结果输出逻辑高电平，表示表决“通过”，否则，输出逻辑低电平，表示表决“不通过”。七人表决器的可选设计方案非常多，可以采用使用全加器的组合逻辑。使用VHDL进行设计的时候，可以选择行为级描述、寄存器级描述，结等方法。当

2、采用行为级描述的时候，采用一个变量记载选举通过的总人数。当这个变量的数值大于等于4时，表决通过，绿灯亮；否则表决不通过，黄灯亮。因此，设计时，需要检查每一个输入的电平，并且将逻辑高电平的输入数目进行相加，并且进行判断，从而决定表决是否通过。二 实验内容1安装Quartus II软件，熟悉Quartus II操作环境。2使用VHDL实现上述描述。3波形仿真。4生成元件以及RTL四设计提示1初次接触VHDL应该注意程序的框架结构，数据类型和运算操作符。2了解变量和信号的区别。3了解进程内外语句的顺序和并行执行的区别。4设计文本的端口可如下：设计文本：专心-专注-专业LIBRARY IEEE;lib

3、rary ieee;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_unsigned.ALL;ENTITY vote7 ISPORT(men:in std_logic_vector(6 downto 0);LedPass,LedFail:OUT std_logic);END vote7;ARCHITECTURE behave OF vote7 ISsignal pass:std_logic;BEGINPROCESS(men)variable temp:std_logic_vector(2 downto 0);BEGINtemp:=000;for i in 0 to 6 loopif(men(i)=1)thentemp:=temp+1;elsetemp:=temp+0;end if;end loop;pass=temp(2);END PROCESS;LedPass=1 WHEN pass=1ELSE 0;LedFail=1 WHEN pass=0ELSE 0;-库和程序包-实体-结构体 -结束五实验报告要求1

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论