集成电路设计方案习题答案章

1、CH1CH31. 按规模划分，集成电路的开展已经经历了哪几代？它的开展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC MOOR定律2. 什么是无生产线集成电路设计？列岀无生产线集成电路设计的特点和环境。拥有设计人才和技术，但不拥有生产线。特 点：电路设计，工艺制造，封装分立运行。 环境：IC产业生产能力剩余，人们需要更多 的功能芯片设计3. 多工程晶圆MPW/技术的特点是什么？对发展集成电路设计有什么意义？MPWV把几到几十种工艺上兼容的芯片拼装到 一个宏芯片上，然后以步行的方式排列到一到多 个晶圆上。意义：降低本钱。4

2、. 集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21. 为什么硅材料在集成电路技术中起着举足轻重的作用？原材料来源丰富，技术成熟，硅基产品价格低廉2. GaAs和InP材料各有哪些特点 ？ P10,113 怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4说出多晶硅在 CMO工艺中的作用。P135列岀你知道的异质半导体材料系统。GaAs/AIGaAs, InP/InGaAs, Si/SiGe,6. SOI材料是怎样形成的，有什么特点 ？SOI绝缘体上硅，可以通过氧隔离或者

3、晶片粘结技术完成。特点：电极与衬底之间寄生电 容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。欧姆型接触：载流子可以容易地利用量 子遂穿效应相应自由传输。8. 简述双极型晶体管和 MOS晶体管的工作原理。P19,211 .写岀晶体外延的意义，列岀三种外延生长方法，并比拟各自的优缺点。意义：用同质材料形成具有不同掺杂种 类及浓度而具有不同性能的晶体层。外延方 法：液态生长，气相外延生长，金属有机物气 相外延生长2 .写岀掩膜在IC制造过程中的作用，比拟整版 掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,293 写出光

4、刻的作用，光刻有哪两种曝光方式？作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。4 . X射线制版和直接电子束直写技术替代光刻技 术有什么优缺点？X射线vX-ray丨具有比可 见光短得多的波 长，可用来制作更高分辨率的掩膜版。电子束扫 描法，由于高速电子的波长很短，分辨率很高5 .说岀半导体工艺中掺杂的作用，举岀两种掺杂方法，并比拟其优缺点。热扩散掺杂和离子注入法。与热扩散相比，离子注入法的优点如下：1.掺杂的过程可通过调整杂质剂量与能量来精确控制杂质分布。2.可进行小剂量的掺杂。3.可进行极小深度的掺杂。 4. 较低的工业温度，故光刻胶可用作掩膜。5.可供掺杂的离子种

5、类较多，离子注入法也可用于制作 隔离岛。缺点：价格昂贵，大剂量注入时，半导 体晶格会遭到严重破坏且难以恢复6 列出干法和湿法氧化法形成SiO2的化学反响式。干氧1 X 1湿氧I-=1CH42 .比拟CMO工艺和GaAs工艺的特点。CMOST艺技术成熟，功耗低。GaAs工艺技术不成熟，工作频率高3. 什么是MOST艺的特征尺寸？工艺可以实现的平面结构的最小宽度，通常 指最小栅长。4. 为什么硅栅工艺取代铝栅工艺成为CMOS工艺的主流技术？铝栅工艺缺点是，制造源漏极与制造栅极需要两次掩膜步骤vMASKSTEP,不容易对齐。硅栅工艺的优点是：自对准的，它无需 重叠设计，减小了电容，提高了速度，增加

6、了电路的稳定性。5. 为什么在栅长相同的情况下NMOS管速度要高于 PMOS管?因为电子的迁移率大于空穴的迁移率CH56. 说出MOSFET勺根本结构。MOSFE由两个PN结和一个MOSt容组成7. 写出MOSFET勺根本电流方程。8. MOSFET勺饱和电流取决于哪些参数?饱和电流取决于栅极宽度W栅极长度L,栅因引起的？P.70-73沟道长度调制效应，体效应，亚阈值效应10.说明 MOSFET噪声的来源、成因及减小的方 法。噪声来源：热噪声和闪烁噪声。热噪声 是由沟道内载流子的无规那么热运动造成的，可通 过增加MOS管的栅宽和偏置电流减少热噪声。闪 烁噪声是由沟道处二氧化硅与硅界面上电子的充

7、 放电引起的，增加栅长栅宽可降低闪烁噪声。CH61 芯片电容有几种实现结构？ 利用二极管和三极管的结电容； 叉指金属结构； 金属-绝缘体-金属vMIM结构； 多晶硅/金属-绝缘体-多晶硅结构。2 采用半导体材料实现电阻要注意哪些问题？精度、温度系数、寄生参数、尺寸、承 受功耗以及匹配等方面问题-源之间压降 丨，阈值电压| =，氧化层厚3画岀电阻的高频等效电路。度凶，氧化层介电常数凶9. 为什么说MOSFET!平方率器件？因为MOSFET勺饱和电流具有平方特性10. 什么是MOSFET的阈值电压？它受哪些因素影响？阈值电压就是将栅极下面的Si外表从P型Si变成N型Si所必要的电压。影响它的因素有

8、 4个：材料的功函数之差，SiO2层中可以移动的正离子的影响，氧化层中固定电荷的影 响，界面势阱的影响11. 什么是MOS器件的体效应？由于衬底与源端未连接在一起，而引起的阈 值电压的变化叫做体效应。12. 说明L、W对MOSFET的速度、功耗、驱动能力的影响。P70, 7113. MOSFET比例收缩后对器件特性有什么影响 ？一不变，器件占用面积减少，提高电路集成度，减少功耗14. MOSFET存在哪些二阶效应？分别是由什么原Cp4 .芯片电感有几种实现结构？(1集总电感集总电感可以有以下两种形式： 匝线圈。 圆形、方形或其他螺旋形多匝线圈。(2传输线电感5微波集成电路设计中，场效应晶体管的

9、栅极常 常通过一段传输线接偏置电压。试解释其作用。阻抗匹配6 微带线传播TEM波的条件是什么？7 在芯片上设计微带线时，如何考虑信号完整性 问题？为了保证模型的精确度和信号的完整性，需 要对互连线的幅员结构加以约束和进行规整。为 了减少信号或电源引起的损耗以及为了减少芯片 面积，大多数连线应该尽量短。应注意微带线的 趋肤效应和寄生参数。在长信号线上，分布电阻 电容带来延迟；而在微带线长距离并行或不同层 导线交叉时，要考虑相互串扰问题。8列岀共面波导的特点。CPW勺优点是： 工艺简单，费用低，因为所有接地线均 在上外表而不需接触孔。 在相邻的CPW之间有更好的屏蔽，因此 有更高的集成度和更小的芯

10、片尺寸。 比金属孔有更低的接地电感。 低的阻抗和速度色散。元件输入格式：M<编号 > < 漏极结点 > < 栅极结点 > < 源极结点> < 衬底结点 > < 模型名称 > < 宽W> <长L> <<插指数 M>例女口 : M1 out in 0 0 nmos W=1.2uL=1.2u M=2模型输入格式：.Model <模型名称 > < 模型类型 > < 模型 参数>例如：+NSUB=5.37E+15 GAMMA=0.54 PHI=0.6U0=

11、656 UEXP=0.157 UCRIT=31444其中，+为SPICE语法，表示续行CPW勺缺点是： 衰减相对高一些，在 50 GHz时，CPW勺衰减是0.5 dB/mm ; 由于厚的介质层，导热能力差，不利于大 功率放大器的实现。CH71. 集成电路电路级模拟的标准工具是什么软件，能进行何种性能分析？集成电路电路级模拟的标准工具是SPICE3. 用SPICE程序仿真出MOSf的输出特性曲线。.title CH6-3.include "Vds 2 0 5Vgs 1 0 1.dc vds 0 5 0.2 vgs 1 5 1.print dc v(2> i(vds>.end

12、4. 构思一个根本电路如一个放大器，画岀电路图编写SPICE输入文件，执行分析，观察结果。2. 写出MOS的SPICE元件输入格式与模型输入格可以进行：(1) 直流工作点分析(2) 直流扫描分析(3) 小信号传输函数(4) 交流特性分析(5) 直流或小信号交流灵敏度分析(6) 噪声分析(7) 瞬态特性分析(8) 傅里叶分析(9) 失真分析(10) 零极点分析.title CH6-4.include.global vddVcc vdd 0 5Vin in 0 sin0 1 10G 1ps 0>.trans 0.01u 4u.print trans vout>.endCH81说明幅员与

13、电路图的关系。幅员 <Layout 是集成电路设计者将设计、模拟和优化后的电路转化成为一系列的几何 图形，它包含了集成电路尺寸、各层拓扑定义等 器件相关的物理信息数据。幅员与电路图是一一 对应的，包括元件对应以及结点连线对应。2说明幅员层、掩膜层与工序的关系。 集成电路制造厂家根据幅员中集成电路 尺寸、各层拓扑定义等器件相关的物理信息数据 来制造掩膜。根据复杂程度，不同工艺需要的一 套掩膜可能有几层到十几层。一层掩膜对应于一 种工艺制造中的一道或数道工序。掩膜上的图形 决定着芯片上器件或连接物理层的尺寸。因此版 图上的几何图形尺寸与芯片上物理层尺寸直接相 关。3说明设计规那么与工艺制造的

14、关系。 由于器件的物理特性和工艺限制，芯片 上物理层的尺寸对幅员的设计有着特定的规那么， 这些规那么是各集成电路制造厂家根据本身的工艺 特点和技术水平而制定的。因此不同的工艺，就 有不同的设计规那么。4设计规那么主要包括哪几种几何关系？ 设计规那么主要包括各层的最小宽度、层 与层之间的最小间距以及最小交叠等。5给出幅员设计中的图元<Instance 与电路中的元件 <Element 概念的区别。图元可以是一些不具有电路功能的图形 组合，譬如以图形组成的字母、图标<Logo等。6. 为提高电路性能在幅员设计中要注意哪些准 那么？<1匹配设计<2抗干扰设计<3寄

15、生优化设计<4可靠性设计7幅员设计中整体布局有哪些考前须知？<1布局图应尽可能与功能框图或电路 图一致，然后根据模块的面积大小进行调整。<2设计布局图的一个重要的任务是安 排焊盘。一个设计好的集成电路应该有足够的焊 盘来进行信号的输入 / 输出和连接电源电压及地 线。<3集成电路必须是可测的。最后的测 试都是将芯片上的输入 / 输出焊盘和测试探针或封 装线连接起来。8幅员设计中元件布局布线方面有哪些注意事 项？<1金属连线的宽度是幅员设计必须考 虑的问题。<2应确保电路中各处电位相同。芯片 内部的电源线和地线应全部连通，对于衬底应该 保证良好的接地。<

16、3对高频信号，尽量减少寄生电容的 干扰，对直流信号，尽量利用寄生电容来旁路掉 直流信号中的交流成分从而稳定直流。<4对于电路中较长的走线，要考虑到 电阻效应。为防止寄生大电阻对电路性能的影 响，电路中尽量不走长线。9. 简述用 cadence 软件进行全定制 IC 设计的流 程。I原理图 1 建库； 2 建底层单元；3 电路图输入； 4 设置电路元件属性； 5 Check & Save ；6生成 symbol ；7原理图仿真。H幅员 1 新建一个 library/cell/view ；2进行 cell 的幅员编辑；3幅员验证； 4 寄生提取与后仿真； 5 导出 GDSII 文件。

17、图9.58 NMOS差分单元a(VDjyeaH-VTH；Cl,将Vth ,CH91 小信号放大器有哪些特点 ？小信号放大器工作在小信号状态，提供放 大的信号电流和电压，需要考虑电路的增益和带 宽等指标。2 限幅放大器属于小信号放大器还是大信号 放大器?大信号放大器3 运算放大器有哪些特点和性能指标 ？运算放大器是高增益的差动放大器，通常 工作在闭环状态。其性能指标有：(1)增益(2)小信号带宽(3)大信号带宽(4)输岀摆幅(5)线形度(6)噪声与失调(7)电源抑制VDD=5V带入公式，Vcon=3V 时，f=2.14GHz ; Vcon=4V 时，f =0.714GHz。/(4-3>=1.42GHz/V。4 说明环形振荡器的工作原理，比拟环形RC振荡器和LC振荡器的优缺点。环形振荡器是由假设干增益级首尾相连组成 的,是一个总直流相位偏移 180。的N个增益级级联 于反响电路的环形振荡器。环形振荡器不需要电感元件，可以节省大量 的芯片面积，从而实现低代价的振荡器，而且这 种振荡器可以实现很宽的调谐范围。但环形振荡 器的噪声性能差，功耗高。LC振荡器的可以有效改善噪声性能，降低功 耗；但由于使用电感元件，这使得芯片