集成电路工艺制程1

1、WWW.2IC.CN集成电路工艺制程介绍集成电路工艺制程介绍WWW.2IC.CNTable of Content 集成电路生产的集成电路生产的3 3个阶段个阶段 机械性质机械性质 退火（退火（AnnealingAnnealing） 双极型晶体管（双极型晶体管（Bipolar Junction Transistor-BJTBipolar Junction Transistor-BJT） 短沟道效应短沟道效应集成的结果集成的结果 热电子效应（热电子效应（Hot Electron EffectHot Electron Effect） LDD(Lightly Doped Drain)LDD(Light

2、ly Doped Drain)轻掺杂漏极轻掺杂漏极 IH时，产生时，产生Latch-up，CMOS电路的功能将暂时或永久性丧失。电路的功能将暂时或永久性丧失。* 防止防止Latch-up方法：方法： 1）增大距离；）增大距离； 2）包好衬底；）包好衬底； 或采用或采用Epi substrate, SOL等。等。CMOS的缺点的缺点 ：Latch-upWWW.2IC.CN沉积理论沉积理论半导体元件的制程半导体元件的制程薄膜的沉积，是一连串涉及吸附原子的吸附、吸附原子在表面的扩散及在适当的位置下聚结，以渐渐形成薄膜并成长的过程。WWW.2IC.CN物理气相沉积（物理气相沉积（Physical Va

3、por Deposition）PVD 蒸蒸 镀（镀（Evaporation） 利用被蒸镀物在高温（近熔点）时，具备饱和蒸汽压，来沉积薄膜利用被蒸镀物在高温（近熔点）时，具备饱和蒸汽压，来沉积薄膜的过程。的过程。 溅溅 镀（镀（Sputtering） 利用离子对溅镀物体电极（利用离子对溅镀物体电极（Electrode）的轰击（）的轰击（Bombardment）使）使气相中具有被镀物的粒子（如原子），再来沉积薄膜。气相中具有被镀物的粒子（如原子），再来沉积薄膜。 化学气相沉积（化学气相沉积（Chemical Vapor Deposition）CVD 反应气体发生化学反应，并且生成物沉积在晶片表面反

4、应气体发生化学反应，并且生成物沉积在晶片表面薄膜沉积薄膜沉积技术。技术。分类及详述分类及详述半导体元件的制程半导体元件的制程WWW.2IC.CN铝合金溅镀铝合金溅镀 铝合金铝合金铝、硅、铜合金。铝、硅、铜合金。 硅对硅对AL有一定的固态溶有一定的固态溶解度（解度（Solid Solubility），），在在400时，硅扩散进入铝，时，硅扩散进入铝，且铝也会回填硅因扩散所留且铝也会回填硅因扩散所留下的空隙，形成如图所示的下的空隙，形成如图所示的尖峰（尖峰（Spike），解决之道），解决之道为主动掺杂为主动掺杂Si，使含量在，使含量在1%。金属金属Al与与Si接触的表面接触的表面发生发生“尖峰尖峰

5、”现象现象物理气相沉积物理气相沉积WWW.2IC.CN电致迁移（电致迁移（Electro migration）溅镀沉积的铝，经适当的退溅镀沉积的铝，经适当的退火（火（Anneal）之后，通常以）之后，通常以多晶形式存在，当铝传导电多晶形式存在，当铝传导电流时，由于电场的影响，铝流时，由于电场的影响，铝原 子 将 沿 着 晶 粒 界 面原 子 将 沿 着 晶 粒 界 面（Grain Boundary）而移动，）而移动，这一现象称为电致迁移这一现象称为电致迁移.Al线因电致迁移而产生断路线因电致迁移而产生断路物理气相沉积物理气相沉积WWW.2IC.CN解决：加入适量解决：加入适量Cu， 0.5%4

6、%为了预防为了预防“尖峰尖峰”、“电移电移”，使用含，使用含Si与与Cu的的AL合金做合金做导线。导线。Cu缺点：不易形成挥发物，不易蚀刻。缺点：不易形成挥发物，不易蚀刻。电致迁移（电致迁移（Electro migration）阻障层（阻障层（Barrier Layer）TiN 及及TiW 如图所示，可避免铝硅界面的尖峰现象，提升附著能力。 图：阻障层（打上斜线者）在多重金属制程及MOS元件上的应用 物理气相沉积物理气相沉积WWW.2IC.CNSalicide制程制程 金属钛（或白金）极易与Si交互扩散而形成一种电阻很低的化合物TiSi2，因此，钛与Si的界面可以形成一个很好的欧姆接触。 自行

7、对准金属硅化物（自行对准金属硅化物（Self-Aligned Silicide）制程）制程如图：如图：“自行对自行对准金属硅准金属硅化物化物”制制程的主要程的主要流程流程 物理气相沉积物理气相沉积WWW.2IC.CN化学气相沉积化学气相沉积主要介电材料：SiO2、Si3N4、PSG及BPSG-热流。 图：沉积薄膜在沉积后（a）及（b）经过热流（Flow）后，其外观上的差异 2. 导体：WSix、TiSi2、Ti、W、Poly（多晶硅） 3. 半导体：Si、epi片 WWW.2IC.CN化学气相沉积化学气相沉积 Si3N4 最主要的应用，是做为SiO2层的蚀刻幕罩（mask），且不易被氧和H2O

8、所渗透的优点，这层幕罩还可以作为场氧化层（FOX）制作时防止有源区（Active Area）受氧化，这就是有名的LOCOS制程。 Poly、WSix 经掺杂的多晶硅及硅化钨所组成的多晶硅化金属（Polycide）是VLSI中最主要gate导电层。 W钨插塞（Tungsten Plug），极佳的阶梯覆盖能力。 图：钨插塞在多重金属化制程上的应用及其结构 WWW.2IC.CN微影（微影（Photolithography）半导体元件的制程半导体元件的制程通常以一个制程所需要经过光罩（mask）数量来表示这个制程的难易。 1.曝光（Exposure）：把光罩上 的 图 案 ， 完 整 地 传 递(Tr

9、ansfer)到晶片表面的光阻上； 2.显影（Development）：像洗相片一样，光阻所获得的图案与光罩上的相同或呈互补（Complementary）。WWW.2IC.CN微影（微影（Photolithography） 微影需备的器材有：光源-光罩-光阻-显影液（Developer），NaOH、KOH中和。 微影制程：光阻覆盖（Coating）；曝光；显影。 光阻：主要由树脂（Resin），感光剂（Sensitizer）及溶剂（Solvent）混合而成负光阻光阻遇光后产生链结（Cross linking），使结构加强而不溶于显影液；正光阻光阻遇光后产生解离，形成一种溶于显影液的结构。 好的

10、光阻应具备： 附著性（Adhesion） 抗蚀刻性（Etch Resistance） 解析度（Resolution）WWW.2IC.CN 光罩：6英寸晶片，每片约需4060次左右曝光（依赖chip大小） 微影（微影（Photolithography）WWW.2IC.CN 曝光技术：5倍的mask。显示两种微影的曝光技术：（a）接触式（b）投影式（c）为以10倍的光罩进行重复且步进的投影式曝光的概念图。 微影微影WWW.2IC.CN光源光源解析度、聚焦深度与光源的波长有关解析度、聚焦深度与光源的波长有关微影微影因为光阻的厚度，曝光机所提供的解析度应该至少能含盖图里的a、b两点。我们常以DOF、来

11、表示曝光机所能提供的这个深度。 * 紫外线：4360A* 深紫外线：2480 A ，寻找波长更短的光源* X光（不易聚焦且专用光罩不易制作）* 电子束曝光时间长，影响量产。解析度 R0.35、0.25、0.18，聚焦深度 DOF 光阻厚度WWW.2IC.CN蚀刻（蚀刻（Etch）半导体元件的制程半导体元件的制程微影只是将光罩图案转移到光阻上，接下来利用这层光阻为罩幕（mask），以便对光阻下的薄膜或Si片进行选择性蚀刻或离子注入。蚀刻即是利用化学反应或物理作用，把光阻上的图案转移到薄膜上。 元件制作：薄膜沉积元件制作：薄膜沉积-微影微影-蚀刻蚀刻 薄膜经：（a）等向性蚀刻及（b）非等向性蚀刻后

12、的簿膜横截面轮廓 WWW.2IC.CN刻蚀（刻蚀（Etch） 湿蚀刻：等向性蚀刻湿蚀刻：等向性蚀刻 干蚀刻：干蚀刻： 非等向性（垂直方向非等向性（垂直方向横向蚀刻速率）横向蚀刻速率） 选择性（选择性（Selectivity）蚀刻速率比蚀刻速率比 蚀刻速率蚀刻速率-产量产量 均匀性均匀性- 品质完善，品质完善，Yield增高增高分类：分类：WWW.2IC.CN刻蚀（刻蚀（Etch）溅击蚀刻溅击蚀刻 + 极佳的非等向性，但选择性较差 ； 等离子蚀刻等离子蚀刻（Plasma Etching） + 选择性较佳，但非等向性差；反应性离子蚀刻反应性离子蚀刻（Reactive Ion Etch）RIE + 选择性、非等向性俱佳（选择性：2:140:1;非等向性：80以上）； + 通过选用不同的气体或含量等离子体来获得对不同薄膜的刻蚀速率； + 基本上氟原子及氯原子都可以和各