数据存储实验(Logisim平台)-计算机组成原理

1、广州 xx 学院?计算机组成原理与系统结构?实验报告成专业班级计算机实验日期2021.6.4姓名李学号实验名称数据存储实验指导老师张报告内容包括：实验目的、实验设备及器材、实验步骤、实验数据、图表及曲线处理、实验小结等.实验名称：数据存储实验实验场地：计算机仿真实验设备：Logisim 实验平台1 实验目的1熟悉和了解存储器组织与总线组成的数据通路.2掌握存储部件在计算机组成中的运用.2 实验要求1各类触发器触发器具有两个稳定的状态,在外加信号的触发下,可以从一个稳态翻转为另一稳态.这一新的状态在触发信号去掉后,仍然保持着,一直保存到下一次触发信号来到为止,这就是触发器的记忆作用,它可以记忆或

2、存储两个信息：“0或“1.如图 1 所示,常见的触发器有 D 触发器、T 触发器、JK 触发器及 RS 触发器等.2存放器存放器的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的.一个触发器可以存储 1 位二进制代码,故存放 n位二进制代码的存放器,需用 n个触发器来构成.存放器是中央处理器内的组成局部.存放器是有限存储容量的高速存储部件,它们可用来暂存指令、数据和位址.使能端.图 2 根本存放器图 2 为根本存放器的组成原理图.图 3 为具有同步清零和异步清零功能存放器组成原理图.异步消专图 1 常见触发器状态图3计数器计数器可实现正向和方向计数和限制功能.计数器是由根本的计数

3、单元和一些限制门所组成,计数单元那么由一系列具有存储信息功能的各类触发器构成,这些触发器有 RS 触发器、T 触发器、D 触发器及 JK 触发器等.图 4 根本计数器图 4 为根本计数器的组成原理图.4移位存放器移位存放器不仅能存放数据,而且能在时钟信号的作用下使其中的数据依次左移或右移.移位存放器可以用来存放代码,还可以用来实现数据的串行一并行转换、数值的运算以及数据的处理等.图 5 为根本移位存放器组成原理图.input001?shift0计步曲专时P画并笈设九编 1移位击存器开发的对初俏bcloRodCount图 3 同步清零和异步清零存放器【Carry井小滔军00DQ计数器输他5ROM

4、只读存储器 ROM 是一种在正常工作时其存储的数据固定不变,其中的数据只能读出,不能写入,即使断电也能够保存数据,要想在只读存储器中存入或改变数据,必须具备特定的条件.图 6 为根本 ROM 存储器组成原理图.QOOOOOl)0jOOWOOQOEw面000000000000MMOOOO%加MOQ史斯:工端:1)001001(jK-r.i;,0010010oiioiao叫用日66adDOO1GO1Q0011010QD101011001iiioao图 6 根本 ROM 存储器6RAM随机存取存储器RAM又可称为读写存储器,它不仅可以存储大量的信息,而且在操作过程中能任意“读取某个单元信息,或在某个

5、单元中“写入需要存储的信息,当电源关闭时随机存储器不能保存所存储的数据.图 7 为 Logisim 中三种根本 RAM 存储器.图 8 为 Logisim 中三种根本 RAM 存储器选择界面.0004A%0c000.0000000000000000000000000000Doo04A030c00000000000000000000000000000000004A0c00000000000000000000000000000000双向输入输出引脚同步模式双向输入输出模式职S&IAI.5输身离同步极式图 7 三种根本 RAM 存储器图 8 三种根本 RAM 存储器选择图 9 为双向输入输出

6、同步模式的 RAM 存储器组成原理.joco100西西匚图 10 为输入输出别离同步模式的 RAM 存储器组成原理.一RAMWrite函RAMRead图 10 输入输出别离同步模式 RAM 存储器3 实验步骤使能端及 Q 的数值变化如下表.表 3.1 触发器数值变化表输入触发器输出异步位置异步清零使能端D触发器T触发器JK触发器RS触发器Q,100111100000000000000000003f单冏输HlDI3.1 各类触发器(1)将 D 触发器、T 触发器、 JK 触发器及 RS 触发器连接在一起,异步位置、异步清零、图 9 双向输入输出同步模式 RAM 存储器00011110010000

7、01(1)了解根本存放器的组成原理,理论输入、输出数值变化表如下.表 3.2 根本存放器的输入、输出数值变化表输入使能端异步清零输出00111000110010100010010110010111101011103.3 计数器(1)在根本计数器下输入、输出数值变化表如下.表 3.3 根本计数器的输入、输出数值变化表初值Count时钟次数计数器输出0000000011000000010000000013000000110000000016000001103.4 移位存放器(1)了解根本移位存放器的组成原理,在时钟信号下理论输入、 输出数值变化表如下.表 3.4 移位存放器的输入、输出数值变化表输

8、入并发输出输出000110000000000011310000000000102310000000011062310000000111762310000001015762310000010045762300113.5 ROM(1)了解只读存储器(ROM)的组成原理,并在 Logisim 画出 ROM 的电路原理图.3.6 RAM(1)了解随机存取存储器(RAM)的组成原理,并在 Logisim 画出 RAM 的电路原理图.4 实验数据4.1 各类触发器(1)在 Logisim 中画出电路图G3异步渚零0异步傕置Tenceno图 4.1 各类触发器连接图(2)输入数值表 4.1 触发器数值变化表

9、输入触发器输出异步位置异步清零使能端D触发器T触发器JK触发器RS触发器Q,1001111000011110010000014.2 存放器(1)在 Logisim 中画出根本存放器的电路图图 4.2 根本存放器的电路原理图(2)输入数值变化表 4.2 根本存放器的输入、输出数值变化表输入使能端异步清零输出00111000110010100010010110010111101011104.3 计数器(1)在 Logisim 中画出根本计数器的电路图x1Lead(2)输入数值变化表 4.3 根本计数器的输入、输出数值变化表初值Count时钟次数计数器输出0000000011000000010000

10、000013000000114.4 移位存放器输入图 4.3 根本计数器的电路原理图(1)在 Logisim 中画出根本移位存放器的电路图并发载入端口并发载入端口load1x71shiftyi|x4输入输入I皿皿I.shiftre91GO输出输出11I,6处11异步箫加苣江糙石声FJ11工4.J-移位存放器异发输出移位存放器异发输出图 4.4 移位存放器的电路原理图1.1输入数值测试结果变化表 4.4 移位存放器的测试结果表输入并发输出输出000110000000000011310000000000102310000000011062310000000111762310000001015762310000010045762300114.5 只读存储器(ROM)在 Logisim 中画出根本 ROM 的电路原理图4.6 随机存取存储器(RAM)在 Logisim 中画