第6章触发器mm

1、第6章 触发器6.1 基本基本RS触发器触发器6.2 钟控钟控RS触发器触发器6.3 主从型主从型JK触发器触发器6.4 维持阻塞维持阻塞D触发器触发器 了解基本触发器的电路组成，熟悉基本了解基本触发器的电路组成，熟悉基本的的RS触发器、钟控触发器、钟控RS触发器、触发器、D和和JK等触等触发器的工作原理及逻辑功能；理解触发器发器的工作原理及逻辑功能；理解触发器的记忆作用，掌握各种触发器功能的四种的记忆作用，掌握各种触发器功能的四种描述方法。描述方法。 时序逻辑电路与组合逻辑电路并驾齐驱，是数字电路两时序逻辑电路与组合逻辑电路并驾齐驱，是数字电路两大重要分支之一。时序逻辑电路的显著特点是：电路

2、任何大重要分支之一。时序逻辑电路的显著特点是：电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电一个时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关。因此，路原来的状态有关。因此，时序电路必须含有具有记忆功时序电路必须含有具有记忆功能的存储器件能的存储器件。 门电路是组合逻辑电路的基本单元，时序逻辑电路的基门电路是组合逻辑电路的基本单元，时序逻辑电路的基本单元则是本章要介绍的本单元则是本章要介绍的触发器。触发器。触发器具有触发器具有记忆记忆功能功能，可用来保存二进制信息。可用来保存二进制信息。 由于触发器是时序逻辑电路的基本单元，因此它在时序由于触发器是时序逻辑电路的基本

3、单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。与移位寄存器是时序逻辑电路的具体应用。 基本基本RS触发器是任何结构复杂的触发器必须包含的一个触发器是任何结构复杂的触发器必须包含的一个最基础的组成单元，它可以由两个与非门或两个或非门交最基础的组成单元，它可以由两个与非门或两个或非门交叉连接构成。例如由两个与非门构成的叉连接构成。例如由两个与非门构成的RS触发器：触发器：RS门门1门门2正常

4、情况下，两个输出正常情况下，两个输出端子应保持端子应保持状态。状态。一对互非的一对互非的输入端子输入端子字母上面字母上面横杠表示横杠表示触发器的两个稳定状态：触发器的两个稳定状态：输出端输出端Q=1时，触发器为时，触发器为 态；态；输出端输出端Q=0时，触发器处时，触发器处 态。态。6.1 基本基本RS触发器触发器1、基本、基本RS触发器的结构组成触发器的结构组成2、基本、基本RS触发器的工作原理触发器的工作原理RS门门1门门2次态次态Q n+1=0, Q n+1=1 现态现态有有0出出1全全1出出0现态现态次态次态Q n+1=0, Q n+1=1 触发器状态由触发器状态由1变为变为0，置置0

5、功能！功能！触发器状态不变，触发器状态不变，仍为置仍为置0功能！功能！1基本的基本的RS触发器的两个与非门通过触发器的两个与非门通过反馈线反馈线交叉组合交叉组合在一起。只要两个输入端状态不同且输入端在一起。只要两个输入端状态不同且输入端R= ，无论输，无论输出出现态现态如何，如何，次态次态总是为总是为 ，因此通常把，因此通常把R称作称作。RS门门1门门2次态次态Q n+1=1, Q n+1=0 现态现态有有0出出1全全1出出0现态现态次态次态Q n+1=1, Q n+1=0 触发器状态由触发器状态由 变为变为 ，置置1功能！功能！触发器状态不变，触发器状态不变，仍为置仍为置1功能！功能！2只要

6、基本只要基本RS触发器的两个输入端状态不同且输入端触发器的两个输入端状态不同且输入端S= 处低电平有效态，无论输出处低电平有效态，无论输出现态现态如何，如何，次态次态总是为总是为 ，因此通常把因此通常把S称作称作。RS门门1门门2次态次态Q n+1=0, Q n+1=1 现态现态全全1出出0有有0出出1现态现态次态次态Q n+1=1, Q n+1=0 触发器状态不变，触发器状态不变，保持保持功能！功能！触发器状态不变，触发器状态不变，保持保持功能！功能！3当基本当基本RS触发器的两输入端状态相同均为触发器的两输入端状态相同均为 时，都时，都处处无效无效状态。输出不会发生改变，继续保持原来的状态

7、。状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起因此在两个输入端同时为高电平时触发器起。全全1出出0有有0出出1RS门门1门门2次态次态Q n+1=1, Q n+1=1 现态现态有有0出出1 触发器的两个触发器的两个互非互非输出端输出端出现出现相同相同的逻辑混乱情况，的逻辑混乱情况，显然这是触发器正常工作条显然这是触发器正常工作条件下不允许发生的，因此必件下不允许发生的，因此必须加以防范。须加以防范。4当基本当基本RS触发器的两输入状态相同均为触发器的两输入状态相同均为 时，都处时，都处有效有效状态，此时互非输出无法正确选择指令而发生逻辑混状态，此时互非输出

8、无法正确选择指令而发生逻辑混乱。我们把两输入同时为乱。我们把两输入同时为 的状态称为的状态称为，电路正常，电路正常工工作时不允许此情况发生。作时不允许此情况发生。有有0出出13、基本、基本RS触发器逻辑功能的描述触发器逻辑功能的描述 触发器的逻辑功能通常可用特征方程、状态图、真值表触发器的逻辑功能通常可用特征方程、状态图、真值表和波形图进行描述。和波形图进行描述。 特征方程特征方程S + R= 1(约束条件约束条件) 由于基本由于基本RS触发器不允许输入同时为低电平，所以加一触发器不允许输入同时为低电平，所以加一约束条件。约束条件。Q n+1 = S + R Q n 状态图状态图1 0SR触发

9、器的触发器的“ ”态态触发器的触发器的“ ”态态0 1SR1SR1RS 状态图可直观反映出触发器状态转换条件与状态转换结状态图可直观反映出触发器状态转换条件与状态转换结果之间的关系，是时序逻辑电路分析中的重要工具之一。果之间的关系，是时序逻辑电路分析中的重要工具之一。 功能真值表功能真值表 功能真值表以表格的形式反映了触发器从现态功能真值表以表格的形式反映了触发器从现态Qn向次态向次态Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析转移的规律。这种方法很适合在时序逻辑电路的分析中使用。中使用。0 0 0禁止态禁止态0 0 1禁止态禁止态0 1 0 “置置0”0 1 1 “置置0”1 0

10、0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 时序波形图时序波形图 反映触发器输入信号取值和状态之间对应关系的线段图反映触发器输入信号取值和状态之间对应关系的线段图形称为形称为。置置0RS保持保持QQ 在数字电路中，凡根据输入信号在数字电路中，凡根据输入信号R、S情况的不情况的不同，具有置同，具有置0、置、置1和保持功能的电路，都称为和保持功能的电路，都称为RS触发器。常用的集成触发器。常用的集成RS触发器芯片有触发器芯片有74LS279和和CC4044等。下图为它们的管脚排列图：等。下图为它们的管脚排列图：基本基本RS触发器的触发器的逻辑电路图符号逻辑

11、电路图符号 16 15 14 13 12 11 10 974LS279 1 2 3 4 5 6 7 8VCC 4S 4R 4Q 3SA 3SB 3R 3Q1R 1 SA 1SB 1Q 2R 2S 2Q GND 16 15 14 13 12 11 10 9CC4044 1 2 3 4 5 6 7 8VDD 4S 4R 1Q 2R 2S 3Q 2Q4Q NC 1S 1R EN 1R 1S VSSQ Q基本基本RSRS触发器通常有几触发器通常有几种组成形式？最常用的种组成形式？最常用的组成形式是哪一种？组成形式是哪一种？ 触发器和门电路有何触发器和门电路有何联系和区别？在输出形联系和区别？在输出形式

12、上有何不同？式上有何不同？ 能否写出两个或非门构能否写出两个或非门构成的基本成的基本RSRS触发器的逻触发器的逻辑功能及约束条件？辑功能及约束条件？ 由两个与非门构由两个与非门构成的基本成的基本RSRS触发器触发器，有几种功能？约，有几种功能？约束条件是什么？束条件是什么？ 具有时钟脉冲控制端的具有时钟脉冲控制端的RS触发器称为钟控触发器称为钟控RS触发器，也触发器，也称同步称同步RS触发器。钟控触发器。钟控RS触发器的状态变化不仅取决于输触发器的状态变化不仅取决于输入信号的变化，还受时钟脉冲入信号的变化，还受时钟脉冲CP的控制。的控制。1、钟控、钟控RS触发器的结构组成触发器的结构组成门门2

13、门门1门门1和门和门2构成基构成基本的本的RS触发器触发器SDRD门门3门门4直接置直接置“ ”端端直接置直接置“ ”端端门门3和门和门4构成构成RS引导触发器引导触发器置置“ ”输入输入端端有效有效置置“ ”输入输入端端有效有效 CP端子称为端子称为时钟脉冲控制端时钟脉冲控制端。CP=0时无论时无论RS 何态，触发何态，触发器均保持原态；器均保持原态；CP=1时触发器输出状态由时触发器输出状态由R和和S状态决定。状态决定。2、钟控钟控RS触发器的工作原理触发器的工作原理当时钟脉冲当时钟脉冲CP= 时的情况：时的情况：1 设触发器现态设触发器现态Qn=0，Qn=1。正常情况下，直接置正常情况下

14、，直接置0、置、置1端悬端悬空为空为“ ”。门门2门门1SDRD门门3门门4RSQQ门门3和门和门4因因CP=0而而有有0出出1门门1有有0出出1门门2全全1出出0触发器次态触发器次态Qn+1=0，Qn+1=1时钟脉冲为时钟脉冲为0时，时，触发器保持原来触发器保持原来的状态不变。的状态不变。当时钟脉冲当时钟脉冲CP= 时的情况：时的情况：1门门2门门1SDRD门门3门门4RSQQ若触发器现态若触发器现态Qn=1，Qn=0时：时：门门3和门和门4仍因仍因CP=0而而有有0出出1门门1全全1出出0门门2有有0出出1触发器次态触发器次态Qn+1=1，Qn+1=0触发器状态不变，触发器状态不变，保持保

15、持功能！功能！当钟控当钟控RS触发器的时钟脉冲控制端状态为低电平触发器的时钟脉冲控制端状态为低电平“ ”时，无论两输入状态或输出现态如何，触发器均保持原来时，无论两输入状态或输出现态如何，触发器均保持原来的状态不变！换句话说：的状态不变！换句话说：在在CP=0期间钟控期间钟控RS触发器不能被触发器不能被触发，因此状态无法改变触发，因此状态无法改变，。时钟脉冲时钟脉冲CP= 时的情况：时的情况：2门门2门门1SDRD门门3门门4RSQQ此时门此时门3有有0出出1门门1全全1出出0触发器次态触发器次态Qn+1=1，Qn+1=0触发器状态不变触发器状态不变，置置1功能！功能！门门4全全1出出01)当

16、输入当输入R=0，S=1时时设触发器现态设触发器现态Qn=1，Qn=0门门2有有0出出1时钟脉冲时钟脉冲CP= 时的情况：时的情况：2门门2门门1SDRD门门3门门4RSQQ此时门此时门3有有0出出1门门1全全1出出0门门2有有0出出1触发器次态触发器次态Qn+1=1，Qn+1=0触发器状态由触发器状态由0翻翻转为转为1，置置1功能功能！当当时钟脉冲控制端状态为高电平时钟脉冲控制端状态为高电平“ ”时，电路被时，电路被触触发，输出次态随着两输入状态及输出现态发生改变。此时发，输出次态随着两输入状态及输出现态发生改变。此时只要输入只要输入R=0、S=1，无论输出现态如何无论输出现态如何，钟控钟控

17、RS触发器触发器均为均为。为此把。为此把S称为置称为置1端，高电平有效。端，高电平有效。门门4全全1出出01)当输入当输入R=0，S=1时时设触发器现态设触发器现态Qn=0，Qn=1时钟脉冲时钟脉冲CP= 时的情况：时的情况：2门门2门门1SDRD门门3门门4RSQQ此时门此时门4有有0出出1门门2全全1出出0触发器次态触发器次态Qn+1=0，Qn+1=1触发器状态由触发器状态由1改改变为变为0，置置0功能功能！门门3全全1出出02)当输入当输入R=1，S=0时时设触发器现态设触发器现态Qn=1，Qn=0门门1有有0出出1时钟脉冲时钟脉冲CP= 时的情况：时的情况：2当当时钟脉冲控制端状态为高

18、电平时钟脉冲控制端状态为高电平“ ”时，电路被时，电路被触触发，输出次态随着两输入状态及输出现态发生改变。此时发，输出次态随着两输入状态及输出现态发生改变。此时只要输入只要输入R=1、S=0，无论输出现态如何无论输出现态如何，钟控钟控RS触发器触发器均为均为。为此把。为此把R称为置称为置0端，高电平有效。端，高电平有效。门门2门门1SDRD门门3门门4RSQQ此时门此时门4有有0出出1门门2全全1出出0触发器次态触发器次态Qn+1=0，Qn+1=1触发器状态不变触发器状态不变，仍为仍为置置0功能！功能！门门3全全1出出02)当输入当输入R=1，S=0时时设触发器现态设触发器现态Qn=0，Qn=

19、1门门1有有0出出1时钟脉冲时钟脉冲CP= 时的情况：时的情况：2门门2门门1SDRD门门3门门4RSQQ此时门此时门4有有0出出1门门2有有0出出1触发器次态触发器次态Qn+1=1，Qn+1=0触发器状态不变触发器状态不变，保持保持功能！功能！门门3也是也是有有0出出13)当输入当输入R=0，S=0时时设触发器现态设触发器现态Qn=1，Qn=0门门1全全1出出0时钟脉冲时钟脉冲CP= 时的情况：时的情况：2门门2门门1SDRD门门3门门4RSQQ此时门此时门4有有0出出1门门2全全1出出0触发器次态触发器次态Qn+1=0，Qn+1=1触发器状态不变触发器状态不变，保持保持功能！功能！门门3也

20、是也是有有0出出13)当输入当输入R=0，S=0时时设触发器现态设触发器现态Qn=0，Qn=1门门1有有0出出1当当时钟脉冲控制端状态为时钟脉冲控制端状态为“ ”时，电路被触发。时，电路被触发。但但是，当是，当R和和S均等于均等于0为无效态时为无效态时，则无论输出现态如何，则无论输出现态如何，输出次态均不发生改变，此时称触发器为输出次态均不发生改变，此时称触发器为。时钟脉冲时钟脉冲CP= 时的情况：时的情况：2门门2门门1SDRD门门3门门4RSQQ此时门此时门4全全1出出0门门2有有0出出1触发器次态触发器次态Qn+1=1，Qn+1=1 本该本该的两个输的两个输出端状态相同，出现出端状态相同

21、，出现了了逻辑混乱逻辑混乱，这显然，这显然在正常工作中视为禁在正常工作中视为禁止态！止态！门门3也是也是全全1出出04)当输入当输入R=1，S=1时时设触发器现态设触发器现态Qn=1，Qn=0门门1也也有有0出出1钟控钟控RS触发器输入状态均为触发器输入状态均为 时，都处时，都处有效有效状态，状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为两输入同时为 的状态称为的状态称为。3、钟控、钟控RS触发器逻辑功能的描述触发器逻辑功能的描述 特征方程特征方程SR=0(约束条件约束条件) 钟控钟控RS触发器的两个输入端不允许同时为高电

22、平，所触发器的两个输入端不允许同时为高电平，所以以也要加上一个约束条件。也要加上一个约束条件。Q n+1 = S + R Q n 状态图状态图0S 1R触发器的触发器的“ ”态态触发器的触发器的“ ”态态1S 0R0SR0RS 功能真值表功能真值表 0 0 0 保持保持0 0 1 保持保持0 1 0 “置置1”0 1 1 “置置1”1 0 0 “置置0”1 0 1 “置置0”1 1 0禁止态禁止态1 1 1禁止态禁止态RS在时钟脉冲在时钟脉冲CP=1期间，期间，设设Qn=0CP=1期间期间引导门引导门置置置置状态状态不变不变置置输出随输入发生多次翻转的现象称为输出随输入发生多次翻转的现象称为。

23、空翻易造成。空翻易造成触发器的可靠性降低，甚至无法判定触发器工作状态。触发器的可靠性降低，甚至无法判定触发器工作状态。 时序波形图时序波形图置置状态状态不变不变置置保持保持置置状态状态不变不变其中其中CP=0期间期间引导门引导门 显然，钟控的显然，钟控的RS触发器只有在时钟脉冲触发器只有在时钟脉冲CP=1期间才能期间才能触发而使状态发生改变，因此，钟控触发而使状态发生改变，因此，钟控RS触发器属于触发器属于方式。钟控方式。钟控RS触发器的电路图符号如下图所示：触发器的电路图符号如下图所示： 采用电位触发方式的钟控采用电位触发方式的钟控RS触发器存在触发器存在“”问题。问题。为为确保数字系统的可

24、靠工作，要求触发器在一个确保数字系统的可靠工作，要求触发器在一个CP脉冲期间脉冲期间至多翻转一次，即不允许空翻现象的出现。至多翻转一次，即不允许空翻现象的出现。为此，人们研为此，人们研制出了边沿触发方式的主从型制出了边沿触发方式的主从型JK触发器和维持阻塞型的触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。生翻转，从而有效地抑制了空翻现象。DSDRRCPS QQ小圆圈表示小圆圈表示电平有效电平有效S、R两输入端两输入端无小圆圈说明无小圆圈说明电平有效电平有效钟控钟控RSRS触发器中的和在

25、触发器中的和在电路中起何作用？触发电路中起何作用？触发器正常工作时它们应如器正常工作时它们应如何处理？何处理？ 钟控钟控RSRS触发器两个输入端触发器两个输入端的有效态和两个与非门构的有效态和两个与非门构成的基本成的基本RSRS触发器的有效触发器的有效态相同吗？区别在哪里？态相同吗？区别在哪里？ 钟控钟控RSRS触发器的触发方触发器的触发方式如何？你能根据电路图式如何？你能根据电路图说出在说出在CP=0CP=0期间触发器为期间触发器为何状态不变的道理吗？何状态不变的道理吗？ 何谓何谓“空翻空翻”？造成造成“空翻空翻”的原的原因是什么？因是什么？“空翻空翻”和和“不定不定”状态状态有何区别？如何

26、有有何区别？如何有效地解决效地解决“空翻空翻”问题？问题？ 6.3 JK触发器触发器边沿触发的主从型边沿触发的主从型JK触发器触发器是目前功能最完善、使用较灵是目前功能最完善、使用较灵活和通用性较强的一种触发器活和通用性较强的一种触发器。1、 JK触发器的结构组成触发器的结构组成KJRDSDRDSD 图示为主从型图示为主从型JK触发器逻辑触发器逻辑电路结构图。其中门电路结构图。其中门1门门4构构成成，输入，输入通过一个非通过一个非门门和和CP控制端控制端相连。相连。 门门5门门8构成构成，从触，从触发器发器直接直接与与CP控制端控制端相连。相连。 主触发器主触发器Q端与门端与门7的一个输入的一

27、个输入相连，相连，Q端和门端和门8的一个输入端的一个输入端相连，构成相连，构成两条反馈线两条反馈线。触发器触发器触发器触发器2、 JK触发器的工作原理触发器的工作原理KJRDSDRDSDCP= 期间：期间：10 从触发器因从触发器因CP=0被封锁，输被封锁，输出状态保持不变。出状态保持不变。 主触发器由于主触发器由于CP=1被触发，被触发，其输出次态其输出次态Q1n+1随着随着JK输入端输入端的变化而改变。的变化而改变。 设输出现态设输出现态Q=1、J=1，K=0门门8有有0出出1门门6有有0出出1门门5全全1出出0 主触发器把主触发器把CP=1时的状时的状态记忆下来，在态记忆下来，在CP下跳

28、下跳沿到来时作为输入状态送沿到来时作为输入状态送入从触发器中。入从触发器中。1KJRDSDRDSDCP：10 主触发器因主触发器因CP=0被封锁，输被封锁，输出状态保持不变。出状态保持不变。 从触发器由于从触发器由于CP=1被触被触发，其输出次态发，其输出次态Qn+1随着随着输入端的变化而改变。输入端的变化而改变。门门2有有0出出1门门1全全1出出0门门3有有0出出1 显然显然JK触发器在触发器在CP下跳沿下跳沿到来时输出状态发生改变，到来时输出状态发生改变，且此状态一直保持到下一个且此状态一直保持到下一个时钟脉冲下跳沿的到来。时钟脉冲下跳沿的到来。2为什么在为什么在CP=0期间输期间输出状态

29、不变？出状态不变？JK触发器的功能归纳触发器的功能归纳 显然边沿触发的主从型显然边沿触发的主从型JK触发器有效地抑制了触发器有效地抑制了“空翻空翻”现现象。在时钟脉冲象。在时钟脉冲CP下降沿到来时，其输出、输入端子之间下降沿到来时，其输出、输入端子之间的对应关系为：的对应关系为：J0，K0时，触发器无论现态如何，次态时，触发器无论现态如何，次态Qn+1Qn，功能；功能；当当J1，K0时，无论触发器现态如何，次态时，无论触发器现态如何，次态Qn+11，功能；功能；当当J0，K1时，无论触发器现态如何，次态时，无论触发器现态如何，次态Qn+10；功能；功能；当当J1，K1时，无论触发器现态如何，次

30、态时，无论触发器现态如何，次态Qn+1Qn，功能。功能。JK不同时不同时，输出次态总是随着，输出次态总是随着J的变化而变化；的变化而变化；JK均均为为0时，时，输出保持不变；输出保持不变；JK均为均为1时，时，输出发生翻转。输出发生翻转。 16 15 14 13 12 11 10 9 74LS112 1 2 3 4 5 6 7 8 VCC D1RD2R 2CP 2K 2J D2S 2Q 1CP 1K 1J D1S 1Q 1 Q Q2 GND 实际应用中大多采用集成实际应用中大多采用集成JK触发器。常用的集成芯片型触发器。常用的集成芯片型号有下降沿触发的双号有下降沿触发的双JK触发器触发器74L

31、S112、上升沿触发的双、上升沿触发的双JK触发器触发器CC4027和共用置和共用置1、清、清0端的端的74LS276四四JK触发器触发器等。等。74LS112双双JK触发器每片芯片包含两个具有复位、置位触发器每片芯片包含两个具有复位、置位端的下降沿触发的端的下降沿触发的JK触发器，通常用于缓冲触发器、计数触发器，通常用于缓冲触发器、计数器和移位寄存器电路中。器和移位寄存器电路中。 下图所示为其管脚排列图：下图所示为其管脚排列图：3、 常用集成常用集成JK触发器触发器 芯片型号中含有芯片型号中含有74表示表示TTL集成芯片；含有集成芯片；含有CC或或CD表示表示CMOS集成芯片。集成芯片。4、

32、JK触发器逻辑功能的描述触发器逻辑功能的描述 特征方程特征方程 11，10 状态图状态图JK触发器的触发器的“ ”态态触发器的触发器的“ ”态态nn1nQKQJQ 01，1100010010RDSDKJQQJK触发器触发器电路图符号电路图符号此符号表示此符号表示边沿触发边沿触发加圈表示加圈表示下降沿触发下降沿触发JK触发器功能真值表触发器功能真值表J KQnQn+10 000保持保持0 011保持保持0 100置置“0”0 110置置“0” 001置置“1”1 011置置“1” 101翻转翻转1 110翻转翻转 CP J K Q JK触发器时序波形图触发器时序波形图 边沿触发，即边沿触发，即C

33、P边沿到来时触发。边沿到来时触发。具有置具有置0、置、置1、保持、翻转四种功能，能够有效地抑制、保持、翻转四种功能，能够有效地抑制 空翻现象。空翻现象。使用方便灵活，抗干扰能力极强，工作速度很高使用方便灵活，抗干扰能力极强，工作速度很高。5、T触发器和触发器和T触发器触发器 把把JK触发器的两输入端子触发器的两输入端子J和和K连在一起作为一个输入端连在一起作为一个输入端子子T时，即可构成一个时，即可构成一个T触发器。当触发器。当时，即时，即J=K=1，触，触发器具有发器具有功能；当功能；当，即，即J=K=0，触发器具有，触发器具有功功能。显然能。显然T触发器只具有保持和翻转两种功能触发器只具有

34、保持和翻转两种功能。（1）T触发器触发器 让让T触发器恒输入触发器恒输入“ ”时，显然只具有了一种功能时，显然只具有了一种功能，此时，此时T触发器就变成了触发器就变成了T触发器。触发器。T触发器仅具有翻触发器仅具有翻转一种功能转一种功能。（2） T触发器触发器触发器是时序逻辑电路的基本单元。常用的有触发器是时序逻辑电路的基本单元。常用的有RS、JK和和D触发器等。同一种功能的触发器，可以用不同的电触发器等。同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，也可路结构形式来实现；反过来，同一种电路结构形式，也可以构成具有不同功能的各种类型触发器。以构成具有不同功能的

35、各种类型触发器。JKJK触发器具有哪些逻触发器具有哪些逻辑功能？由辑功能？由JKJK触发器触发器构成的构成的T T触发器有哪些触发器有哪些功能？功能？T T触发器的功触发器的功能呢？能呢？ 主从型主从型JKJK触发器的导引触发器的导引电路包括几个逻辑门？电路包括几个逻辑门？在什么情况下触发工作在什么情况下触发工作？何种情况下被封锁？何种情况下被封锁？属于哪种触发方式？属于哪种触发方式？试默写出试默写出JKJK触发器的特触发器的特征方程式和功能真值表。征方程式和功能真值表。 主从型主从型JKJK触发器能够触发器能够抑制抑制“空翻空翻”现象，具现象，具体表现能说出来吗？体表现能说出来吗？ 主从型主

36、从型JKJK触发器的触发器的基本触发电路包括几基本触发电路包括几个逻辑门？在什么情个逻辑门？在什么情况下触发工作？何种况下触发工作？何种情况下被封锁？属于情况下被封锁？属于哪种触发方式？哪种触发方式？6.4 D触发器触发器 1、D触发器的电路结构触发器的电路结构门门6门门5RDSD门门2门门1门门3门门4 图中门图中门1门门4构成钟控构成钟控RS触发触发器，门器，门5和门和门6构成输入信号的构成输入信号的导引门，导引门，D是输入信号端。直接是输入信号端。直接置置0和置和置1端正常工作时保持高端正常工作时保持高电平。电平。反馈线反馈线反馈线反馈线 维持阻塞维持阻塞D触发器利用电路内触发器利用电路内部反馈来实现边沿触发。部反馈来实现边沿触发。 当当CP= 时，门时，门3和门和门4的输出的输出 为为 ，使钟控，使钟控RS触发器的状态维触发器的状态维持不变。此时，门持不变。此时，门6的输出等于的输出等于D，门，门5的输出等于的输出等于D。门门6门门5RDSD门门2门门1门门3门门4QQ2、D触发器的工作原理触发器的工作原理 当当CP上升沿