《计算机组成》复习提要

1、计算机组成复习提要题型（2010年例） 一。 填空题（每空1分，共20分） 二。选择题（单项） (每小题2分，共30分) 三. 应用题（3小题，共36分） 四 综合设计题（2小题，共14分）考试内容 第六章 总线系统第七章 外围设备 第八章 输入输出系统重点考二、三、四、五四章内容，期中考试考过的也要考的。第六七八章了解基本概念即可。第一章 计算机系统概论 冯诺依曼型计算机 计算机系统的层次结构第二章 运算方法和运算器2.1数据与文字的表示源码，反码，补码，移码2.2定点加法、减法运算2.3定点乘法运算2.4定点除法运算2.5定点运算器的组成2.6浮点运算与浮点运算器 选择：选择：将十进制数-

2、27/64表示成IEEE754标准的32位浮点规格化数为（ ）。 A3ED80000H B3FD80000H CBFD80000H DBED80000H 选择：选择：用8位二进制定点小数表示的-35/64的补码为（ ）。 A00111010 B10111010 C01000110 D10111001 选择：选择：浮点加法器中的对阶的（ ）。 A、将较小的一个阶码调整到与较大的一个阶码相同 B、将较大的一个阶码调整到与较小的一个阶码相同 C、将被加数的阶码调整到与加数的阶码相同 D、将加数的阶码调整到与被加数的阶码相同 填空：填空：16位带符号二进制数所能表示的定点整数范围是（ ）。122151

3、5 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ ）。（2-2-52-52）*210241024 期中考试答案有误3（10分）有两个浮点数分）有两个浮点数N1=2j1S1,N2=2j2S2，其中阶码用，其中阶码用4位移位移码、尾数用码、尾数用8位原码表示（含位原码表示（含1位符号位）。设位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求，求N1+N2，写，写出运算步骤及结果。出运算步骤及结果。3（10分）有两个浮点数N1=2j1S1,N2=2j2S2，

4、其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，写出运算步骤及结果。答：（0）0判断。加数与被加数均不为0. （这步没写不扣分）规格化： S1没有规格化，先把它规格化，左规。 S1 = 0.1100110 j1 = 10（此时10是真值，不是移码。） S2已经规格化。对阶。 j1=(10)2 j2=(-10)2S2右移 4位， S2 = 0.0000110 (3) 尾数运算S=S1+S2 = 0.1100110 + 0.0000110 = 0.1101100（运算时

5、可用两位符号位，用于判断是否溢出 00.1100110 + 00.0000110 = 00.1101100， 尾数无溢出） (4) 规格化S已经规格化。 (5) 舍入处理，溢出处理。无舍入，无溢出。最后结果：阶码 j=(10)2，用4位移码表示为1010。尾数 S=0.1101100，用8位原码（带1位符号位）表示为01101100. 1 （13分）已知x=0.11011，y= -0.11111，请按下列要求计算 （1）（5分）用变形补码计算x-y，同时指出运算结果是否溢出解： ， 结果有正溢出， 评分标准：步骤3分，结果2分（2）（8分）用补码乘法器计算xy解：x=0.11011 y= -

6、0.11111 补码乘法器 x补=00.11011 y补=1.00001 -x补=11.00101 部分积 乘数 补充位 说明 00.00000 1.00001 0 初始值，最后一位补0+-x补 11.00101 11.00101 右移一位 11.10010 11.0000 1 +x补 00.11011 00.01101右移一位 00.00110 111.000 0+0并右移一位 00.00011 0111.00 0+0并右移一位 00.00001 10111.0 0+0并右移一位 00.00000 110111. 0+-x补 11.00101 11.00101 11011 故xy补=1.00

7、10111011 xy= - 0.11010001012（10分 ）已知，设阶码3位，尾数6位，请按浮点运算方法求x+y解：（1分） （2分） 求阶差并对阶EEEE补E补11 01100 10011 111 (-1) 浮11 100, 1.110101(0) （2分）尾数求和 11. 1 1 0 1 0 1 00. 0 1 0 1 1 0 00. 0 0 1 0 1 1（1分）规格化处理 尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为0.1011,阶码为 11 010。（1分）舍入处理不需舍入（1分）判溢出 阶码符号位为00,不溢出,（2分）故得最终结果为0.1011002-6第

8、三章 内部存储器+第9章虚存管理3.1存储器概述3.2SRAM存储器存储器的扩展存储器的扩展3.3DRAM存储器3.4只读存储器和闪存3.5并行存储器3.6Cache存储器 第9章补充 虚拟存储器 多级存储多级存储 对比对比Cache与虚存与虚存第三章例题 选择：选择：动态RAM的特点是（ ）。 A 工作中存储内容会发生变化 B 工作中需动态改变访存地址 C 每次读出后，需重写一次 D 每隔一段时间，需执行一次刷新操作 选择：选择：存储单元是指( )。 A.存放一个二进制信息位的存储元 B. 存储一个机器字的所有存储元集合 C. 存放一个字节的所有存储元集合 D.存储二个字节的所有存储元集合

9、选择：选择：直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。 A 它比其他cache映射方式价格更贵 B 如果使用中的2个或多个块映射到cache同一行，命中率则下降 C 它的存取时间大于其它cache映射方式 D cache中的块数随着主存容量增大而线性增加 选择：选择：某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ ）。 A 1M B 4MB C 4M D 1MB 选择：选择：某SRAM芯片，其容量为1M8位，除电源和接地端外，控制端有E和R/W#，该芯片的地址、数据管脚引出线数目是（ ）。 A 20 B 28 C 30 D 32 选择：选择：双端

10、口存储器所以能进行高速读/写操作，是因为采用（ ）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 选择：选择：在多级存储体系中，主存与CPU速度不匹配的问题是由（）解决的。 A. 主存辅存结构 B. 虚拟存储器 C. 存储器扩展 D. cache主存结构 选择：选择：下列不属于虚拟存储器的管理方式的是（ ）。 A页式 B段式 C段页式 D链式 填空：填空：虚拟存储器管理技术分为页式、（ ）式、（ ）式三种。 填空：填空：一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ ）位，其中主存字块标记应为（）位，组地址应为（

11、）位，Cache地址共（ ）位。 填空：填空：设有cache的容量为2K字，每个块为16字；主存的容量是256K字。则该cache可容纳（ ）个块，主存有（）个块。在直接映象方式下，主存中的第256块映象到cache中（）块中。 选择：选择：设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。则顺序存储器的带宽是（ ），交叉存储器的带宽是（ ） A. 32107字/s B. 32107位/s C. 73107位/s D. 73107字节/s 填空：填空：按照存储器的存取方式，可以将存储器分为（

12、）、（ ）。 填空：填空：要组成容量为4K*32位的存储器，需要（ ）片4K*8位的静态RAM芯片并联，或者需要（ ）片1K*32位的静态RAM芯片串联。1（10分）有一主存Cache层次的存储器，其主存容量1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求：（1）主存的地址格式？（2）主存地址为25301H，问它在主存的哪一块？答：（1）主存/Cache 比为： 1M/64k=16,即需要将主存分成16个区。Cache容量/每块容量= 64k/8k=8（块） 因此，主存格式如下：| 区号（4位）|块号（3位）|块内地址（13位）|(2) 8K=2000H,25301H = 2

13、000H * 12H+ 1301H 该地址在主存的第12块（从0开始数） 3（7分）CPU执行一段程序时，cache完成存取的次数为2440次，主存完成存取的次数为60次，已知cache存取周期为40ns，主存存取周期为200ns，求cache/主存系统的效率和平均访问时间。 解：（3分）cache的命中率： （2分）Cache/主存系统的效率： （2分）平均访问时间： ns 2（10分）某机字长32位，存储器按字节编址，CPU可提供数据总线8条（D7D0），地址总线18条（A17A0），控制线1条（WE#），目前使用的存储空间为16KB，全部用4K4位的RAM芯片构成，要求其地址范围为080

14、00H 0BFFFH（可有地址重叠区）。 请回答下列问题： 该CPU可访问的最大存储空间是多少？ 目前使用的存储空间需要多少个上述RAM芯片？ 画出CPU与RAM芯片之间的连接图。CPU44D7-D4D3-D0IO3-IO0IO3-IO0A11-A0122-4译码器A13A1244D3-D0IO3-IO0IO3-IO0A11-A01244D3-D0IO3-IO0IO3-IO0A11-A01244D3-D0IO3-IO0IO3-IO0A11-A012nWEA11-A0D7-D0D7-D4D7-D4D7-D4CSCSCSCSnWEnWEnWEnWE第四章 指令系统 4.1 指令系统的发展与性能要求

15、 4.2 指令格式 4.3 操作数类型 4.4 指令和数据的寻址方式寻址方式 4.5 典型指令（指令类型） RISC第四章例题 选择：选择：用于对某个寄存器中操作数的寻址方式为（ ）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 选择：选择：程序控制类的指令功能是（ ）。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送 D 改变程序执行的顺序 选择：选择：单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 选择：选择

16、：寄存器间接寻址方式中的操作数处在（ ）中。 A. 通用寄存器 B. 主存 C. 数据缓冲器 D. 辅助存储器2（10分）某机的指令格式如下所示 X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=11：相对寻址。设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：4420H 2244H 1322H 3521H 4420H = 010001 00 00100000B 寻址位为：00，直接寻址。有效地址为20H2244H = 001000 10 01000100H寻址位为：

17、10， 用变址寄存器RX2寻址。有效地址为（RX2）+44H=1166H 1322H = 000100 11 00100010H寻址位为：11， 相对寻址。有效地址为（PC）+22H = 1256H3521H = 001101 01 00100001H寻址位为 01， 用变址寄存器RX1寻址。有效地址为 （RX1）+ 21H = 0058H1（10分）已知某模型机指令长度为8位，其机器指令系统如下表所示：名称助记符功能指令格式IR7 IR6 IR5 IR4IR3 IR2IR1 IR0加法ADD Rd, RsRd + RsRd0 0 0 0Rs1 Rs0 Rd1 Rd0减法SUB Rd, RsR

18、d - RsRd0 0 0 1Rs1 Rs0 Rd1 Rd0逻辑与AND Rd, RsRd & RsRd0 0 1 0Rs1 Rs0 Rd1 Rd0存数STA Rd, RsRdRs 0 0 1 1Rs1 Rs0 Rd1 Rd0取数LDA Rd, RsRsRd 0 1 0 0Rs1 Rs0 Rd1 Rd0条件转移 JC R3若C1 则R3PC 0 1 0 1 1 1 请写出下列指令的二进制代码，并说明操作数的寻址方式（1）ADD R3，R0 答案：00000011（03H），寄存器寻址（2）LDA R1，R2 答案：0100 10 01（49H）寄存器寻址，寄存器间接寻址（3）JC R3

19、 答案：0101 11（5C5F）相对寻址评分标准:每条指令的二进制代码2分，每个寻址方式1分。第五章第五章 中央处理器中央处理器5.1CPU功能和组成5.2指令周期*5.3时序产生器5.4微程序控制器及其设计微指令*5.5硬布线控制器及其设计*5.6传统CPU5.7流水CPU相关第五章例题 选择：选择：指令周期是指（ ）。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 选择：选择：下列（ ）不属于CPU的功能 A指令控制 B通道管理 C数据加工 D时间控制 选择：选择：以下叙述中正确描述的句子是：（ ）

20、。 A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 C 在不同的CPU周期中，可以并行执行的微指令叫相斥性微操作 D 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 选择：选择：微程序控制器中，机器指令与微指令的关系是（ ）。 A 每一条机器指令由一条微指令来执行 B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成 选择：选择：某寄存器中的数值为指令码，只有CPU中的（ ）才能识别它。 A 指令译码器 B 判断程序 C 微指令

21、 D 时序信号 选择：选择：运算器的核心部件应该是（ ） A数据缓冲器 B程序计数器 C算术/逻辑运算单元 D累加器 选择：选择：微程序控制器中的微指令（微程序）存储在（ ）。 A内存 B控制存储器 C 外存 D 通用寄存器 填空：填空：流水CPU中的主要相关问题分别是：资源相关、（ ）相关和（ ）相关。为此，需要采用相应的技术对策才能保证流水处理的正确性。 填空：填空：CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。 填空：填空：CPU通过（ ）实现对各种操作信号时间上的控制。 填空：填空：一条微指令可划分为（ ）字段和（ ）字段。 填空：填空：按照设计方法不同，操作控制器可分为时序逻辑型的（ ）和存储逻辑型的（ ）。 填空：填空：计算机由（ ）、（ ）、（ ）输入输出设备五部分组成。 填空：填空：指令周期是指（ ）。12. 下列指令中存在（ ）类型的数据相关；寻址方式为（ ）。I1: MUL R4，R5 ；R4R5 R4I2: ADD R3，R4 ；R3+R4 R36，7，8/总线，外设，IO6.1 总