15教案5组合逻辑电路设计

1、数字电路与系统设计基础数字电路与系统设计基础 吴健雄学院吴健雄学院1313级级 2013.102013.10（第五次课）1&11X0 X1 X2 Y0 Y1 Y2 1.分析图示电路，写出其输出逻辑表分析图示电路，写出其输出逻辑表达式、真值表和电路的用途达式、真值表和电路的用途2. 2. 题题2.462.46Y0 = X0Y1 = X1X0 + X1 X0 = （X1 X0)Y2 = X2X1X0 + X2X1 + X2X0 1&11X0 X1 X2 Y0 Y1 Y2 Y0 = X0Y1 = X1X0 + X1 X0 = X1 X0Y2 = X2X1X0 + X2X1 + X2X

2、0 = X2 (X1X0) X1X0 X2 00 01 11 100 1 11 1 1 Y0 X1X0 X2 00 01 11 100 1 11 1 1 Y1 X1X0 X2 00 01 11 100 11 1 1 1 Y2 X1X0 X2 00 01 11 100 111 000 010 001 1 011 100 110 101 Y2Y1Y01.与或表达式2.倒填卡诺图3.状态转换卡诺图以X2X2X0为坐标。填Y2Y2Y0为函数名X2 X1 X0 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0

3、 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0功能：数功能：数 Y= Y2Y1Y0 数数 X = X2X1X0 Y = X 1 （X=Y+1)0 0 0 - 1 = 1 0 0 0 1 = 1 1 1减减1 1网络网络借位借位 X1X0 X2 00 01 11 100 111 000 010 001 1 011 100 110 101 Y2Y1Y0X0 X1 X2 Y0 Y1 Y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 0 0 1 0 0 0下标的

4、讨论：下标的讨论： 3, 2, 1, 0 3, 2, 1, 0 通常指二进制数通常指二进制数 1, 2, 4, 81, 2, 4, 8也可指二进制数，也可指二进制数，更多指更多指BCDBCD码（十进制数）码（十进制数） 1, 2, 3, 4 1, 2, 3, 4 一般顺序一般顺序 A, B, C, D A, B, C, D 一般顺序一般顺序错误情况1.很多人照抄去年的很多人照抄去年的ppt.2. 对图对图1的功能的功能 解释电路解释电路一团乱麻一团乱麻 要求总体功能要求总体功能 如如XO=0，则，则Y1Y2=X1X2，如，如X0=1，则，则Y1Y2= 取反，改变信号极性取反，改变信号极性 2.

5、 2. 题题2.46 2.46 用图示一片译码器和一片用图示一片译码器和一片数据选择器可以构成一个数据选择器可以构成一个3 3位比较器，位比较器，请解释其工作原理。请解释其工作原理。 BIN/OCT421 0 1 2 3 4 & 5 EN 6 7EN MUX21001234567 A2A A1 A0 0 B2B B1 B0 0G 71002. 2. 题题2.46 2.46 用图示一片译码器和一片用图示一片译码器和一片数据选择器可以构成一个数据选择器可以构成一个3 3位比较器，位比较器，请解释其工作原理。请解释其工作原理。 BIN/OCT421 0 1 2 3 4 & 5 EN

6、6 7EN MUX21001234567 A2A A1 A0 0 B2B B1 B0 0G 7100A A 由由A2A2、A1A1、A0 A0 三三位二进制数组成，有位二进制数组成，有8 8种可能，译码器根种可能，译码器根据据A2A2、A1A1、A0A0选择选择07中一个输出端使中一个输出端使之输出有效（低电平）之输出有效（低电平）数据选择器则由数据选择器则由B B即即B2B2、B1B1、B0B0的值从的值从07八个输入端中选八个输入端中选择一个信号输出。择一个信号输出。若若A A、B B相等，则数据选择器刚好选中译码器相等，则数据选择器刚好选中译码器的有效输出（低电平），的有效输出（低电平）

7、， 若若A A、B B不相等，数不相等，数据选择器选中的是译码器的无效输出（高电据选择器选中的是译码器的无效输出（高电平）平）l从数据选择器的输出（从数据选择器的输出（F F）是否）是否为低电平可以判断为低电平可以判断A A与与B B是否相等。是否相等。( (从从F F是否为高电平也可判断是否为高电平也可判断）数据比较器数据比较器 BIN/OCT421 0 1 2 3 4 & 5 EN 6 7EN MUX21001234567 A2A A1 A0 0 B2B B1 B0 0G 7100 10111111011 10101出现的错误出现的错误仅仅说明了电路的连接，未说明比较原仅仅说明了电

8、路的连接，未说明比较原理；理；不仔细观察输出的逻辑值是高有效还是不仔细观察输出的逻辑值是高有效还是低有效，就判定低有效，就判定A=BA=B时输出为高，时输出为高，ABAB时时输出为低；输出为低；分析方法分析方法1 1。死办法：列真值表。死办法：列真值表6 6变量变量（A2A2，A1A1，A0A0，B2B2，B1B1，B0B0）6464行；行；2 2。讨巧一点，列部分真值表。讨巧一点，列部分真值表。 A2 A1 A0 B2 B1 B0 F 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1

9、 0 1 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 3 3。将两块片子的功能分析清楚，根据逻。将两块片子的功能分析清楚，根据逻辑关系来讨论。辑关系来讨论。发现一些概念性错误发现一些概念性错误对信号的认识对信号的认识 将二进制码将二进制码A A转换成一个转换成一个“数数”， 该数是以一个该数是以一个8 8位码的形式出现的位码的形式出现的 即即0111111101111111， 10111111 10111111 ，11011111 11011111 11111110 11111110 0 0是有效信号，是有效信号，1 1是无效信号是无效信号 不能说某端子

10、有信号输出，其他没有不能说某端子有信号输出，其他没有信号输出信号输出译码器输入一个代码，则输出一个数A，如A=B，则MUX 输出这个数A。(数的值）发现一些概念性错误发现一些概念性错误A=B,A=B,则则MUXMUX输出输出“有效有效”，否则无效，否则无效何谓有效？何谓有效？ 数字信号只有数字信号只有0 0和和1.MUX1.MUX本身是传送信本身是传送信号的开关，它的输出无有效之说。号的开关，它的输出无有效之说。 这里传送的是译码器输出的有效信号。这里传送的是译码器输出的有效信号。 译码器的输出信号是译码器的输出信号是8 8位代码，其中一位代码，其中一位是有效的，另位是有效的，另7 7位是无效

11、的，除非译码位是无效的，除非译码器不使能，否则输出中总有一个有效信器不使能，否则输出中总有一个有效信号存在，只不过出现的位置不一样。号存在，只不过出现的位置不一样。 MUXMUX输出为输出为1 1，则，则A=BA=B。 错误原因之一是只看译码器的定义，错误原因之一是只看译码器的定义，未看具体的电路未看具体的电路译码器输出一个信号，译码器输出一个信号，MUX输出一个信号，输出一个信号，这两个信号相同，这两个信号相同，MUX出出1，则，则A=B。对数据选择器的功能理解错误！对数据选择器的功能理解错误！译码器与译码器与MUXMUX两个输出能相同吗两个输出能相同吗? ?（一个（一个1 1位，一个位，一

12、个8 8位）位）你怎么知道这两个输出相同？你怎么知道这两个输出相同？如A=B, 则X=Y如A=B，则电路“导通”,输入输出之间有通道， 通道打开 何谓导通？导通是指信号从输入直接传到输出。何谓导通？导通是指信号从输入直接传到输出。输入是什么？是向译码器送入的一组代码，输出是什输入是什么？是向译码器送入的一组代码，输出是什么？是么？是MUXMUX输出的一位信号。输出的一位信号。如A=B，则MUX选中这位”开关”是哪个开关？如果是译码器的？译码器有吗？如果是MUX的，MUX本身就是多路开关，只要在工作在使能状态，都有开关接通，A=B时，接通的哪个开关？译码器加上一组数据，得到一个输出，将此输译码器

13、加上一组数据，得到一个输出，将此输出与出与MUX的输入相比较，若相同则的输入相比较，若相同则译码器的输出能于MUX的输入相比较吗？发现一些概念性错误发现一些概念性错误 错误原因之二错误原因之二对逻辑符号理解错误对逻辑符号理解错误 BIN/FORE1 00 1 2EN 3B1B0ENY0Y1Y2Y3EN B1 B0 Y0 Y1 Y2 Y3 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0逻辑逻辑名名信信号号名名发现发现一些概念性错误MUXMUX有两个输出，通常讲的输出指有两个输出，通常讲的输出指Y Y，必，必要时应

14、指明是要时应指明是Y Y端还是端还是Y Y端。端。逻辑符号逻辑符号p460p460“附录附录1 1”限定符号关联 主动与被动EN1 EN2 A1 A0 Y1 Y2 1 1 0 0 0 1 0 0 D01 0 0 1 0 1 D11 0 0 1 1 0 D21 0 0 1 1 1 D31 0 1 0 0 0 0 D02 1 0 0 1 0 D12 1 0 1 0 0 D22 1 0 1 1 0 D32 0 0 0 0 D01 D02 0 0 0 1 D11 D12 0 0 1 0 D21 D22 0 0 1 1 D31 D32 MUX01EN4 EN54,04,14,24,35,05,15,25

15、,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y2内有内有 2 2 个个4 4选选1 MUX1 MUX，共用一组地址信号，共用一组地址信号二二 MUX MUX 的地址端是并联的。各有一个使能端，的地址端是并联的。各有一个使能端，各加低电平时使能。各加低电平时使能。EN1 EN2 A1 A0 Y1 Y2 1 1 0 0 0 1 0 0 D01 0 0 1 0 1 D11 0 0 1 1 0 D21 0 0 1 1 1 D31 0 1 0 0 0 0 D02 1 0 0 1 0 D12 1 0 1 0 0 D22 1 0 1 1 0 D32 0 0 0 0

16、D01 D02 0 0 0 1 D11 D12 0 0 1 0 D21 D22 0 0 1 1 D31 D32 MUX01EN4 EN54,04,14,24,35,05,15,25,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y2若在二使能端皆加低电平，则二若在二使能端皆加低电平，则二 MUX MUX 各自各自工作，若在二使能端加相反信号，则任何工作，若在二使能端加相反信号，则任何时候只有一个时候只有一个 MUX MUX 工作。工作。EN1 EN2 A1 A0 Y1 Y2 1 1 0 0 0 1 0 0 D01 0 0 1 0 1 D11 0 0 1 1

17、 0 D21 0 0 1 1 1 D31 0 1 0 0 0 0 D02 1 0 0 1 0 D12 1 0 1 0 0 D22 1 0 1 1 0 D32 0 0 0 0 D01 D02 0 0 0 1 D11 D12 0 0 1 0 D21 D22 0 0 1 1 D31 D32 MUX01EN4 EN54,04,14,24,35,05,15,25,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y2若用高位信号控制二使能端，使二若用高位信号控制二使能端，使二 MUX MUX 一个一个工作，另一个不工作，并将二输出通过或门并工作，另一个不工作，并将二输出

18、通过或门并联，则可作联，则可作8 8选选1 MUX 1 MUX 使用。使用。 MUX01EN4 EN54,04,14,24,35,05,15,25,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y21A2D0D1D2D3D4D5D6D71 1 Y设计的步骤图2.67 传统设计方法-用真值表（最小化）设计与标准表达式（标准化）设计用真值表设计的出发点与设计步骤出发点使实现电路最简单（最小化）步骤 真值表最简逻辑表达式逻辑图其他考虑多输出的公共项利用，单规输入设计其他考虑电路品种少，级数少等真值表1. 设计一个用来检测015中是否为3的倍数的电路，如输入数能被

19、3 整除，则出1.2.设计一个全减器，其3个输入端为被减数P，减数Q和低位的借位请求Bi-1，输出端为本位运算的结果D和向位借位的请求B.设计一个码制变换器（设计一个码制变换器（B-G)B-G)的要领是什么？的要领是什么？怎样列真值表、作卡诺图？最后电路有什怎样列真值表、作卡诺图？最后电路有什么特点？有哪些方法可以利用？么特点？有哪些方法可以利用？B2 B1 B0 N G2 G1 G0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 2 0 1 1 0 1 1 3 0 1 0 1 0 0 4 1 1 0 1 0 1 5 1 1 1 1 1 0 6 1 0 1 1 1 1 7

20、 1 0 0 看成是看成是3 3张真值表的合张真值表的合成，画成，画3 3张卡诺图，求张卡诺图，求3 3个逻辑表达式，画个逻辑表达式，画3 3个个逻辑图。逻辑图。有些公共的与项可有些公共的与项可以利用以节省电路以利用以节省电路 CDAB 00 01 11 10 00 1 1 1 1 01 11 10 1 1 F1 CDAB 00 01 11 10 00 01 1 1 1 1 11 10 1 1 F2 F1 = A B + B D F2 = A B + A B D F1 = A B + A B D F2 = A B + A B D &ABBDABABDABABDABF1F2F1F2有一个

21、单身汉饲养了有一个单身汉饲养了4 4个宠物：猴、狗、个宠物：猴、狗、猫和鹦鹉。此人经常外出旅行，为防止猫和鹦鹉。此人经常外出旅行，为防止旅途寂寞，每次必挈带一只或数只宠物旅途寂寞，每次必挈带一只或数只宠物同行。留在家中的宠物之间将有纠纷同行。留在家中的宠物之间将有纠纷狗咬猫，猫咬鹦鹉，其猴训练有素，狗咬猫，猫咬鹦鹉，其猴训练有素，能管住其中一对宠物不发生纠纷，但因能管住其中一对宠物不发生纠纷，但因能力有限，只能管住一对宠物。请设计能力有限，只能管住一对宠物。请设计一个计算器，能显示留哪些宠物在家是一个计算器，能显示留哪些宠物在家是安全的。安全的。一一. .确定输入、输出信号，并作逻辑指定确定输

22、入、输出信号，并作逻辑指定 猴猴A A 狗狗B B 猫猫C C 鹦鹉鹦鹉D D 留为留为1 1，不留为，不留为0 0； 绿灯亮（安全）绿灯亮（安全） 灯亮为灯亮为1 1，不亮为，不亮为0 0；二、列真值表二、列真值表 A B C D F A B C D F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 10 0 1 0 1 1 0 1 0 10 0 1 1 0 1 0 1 1 10 1 0 0 1 1 1 0 0 10 1 0 1 1 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1 1 三、卡诺图简化三、卡诺图简化 CDAB

23、 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1F = C + A B + A D + B Dl三、逻辑图三、逻辑图&1 1 BDADABCF& BDADABCFF = C + A B + A D + B DCl有一个单身汉饲养了有一个单身汉饲养了4 4个宠物：猴、狗、个宠物：猴、狗、猫和鹦鹉。此人经常外出旅行，为防止猫和鹦鹉。此人经常外出旅行，为防止旅途寂寞，每次必挈带一只或数只宠物旅途寂寞，每次必挈带一只或数只宠物同行。留在家中的宠物之间将有纠纷同行。留在家中的宠物之间将有纠纷狗咬猫，猫咬鹦鹉，其猴训练有素，狗咬猫，猫咬鹦鹉，

24、其猴训练有素，能管住其中一对宠物不发生纠纷，但因能管住其中一对宠物不发生纠纷，但因能力有限，只能管住一对宠物。请设计能力有限，只能管住一对宠物。请设计一个计算器，能显示留哪些宠物在家是一个计算器，能显示留哪些宠物在家是安全的安全的。l二、列真值表二、列真值表 A B C D F A B C D F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 10 0 1 0 1 1 0 1 0 10 0 1 1 0 1 0 1 1 10 1 0 0 1 1 1 0 0 10 1 0 1 1 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1

25、1 l三、卡诺图简化三、卡诺图简化 CDAB 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1 F = C + A + B D& BDACF任意项要任意项要充分利用充分利用其他考虑方法其他考虑方法 CDAB 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1 令不安全为1，安全为0 亮红灯 CDAB 00 01 11 10 00 1 01 1 1 11 10 利用标准表达式设计利用标准表达式设计（利用标准表达式设计（标准化设计）标准化设计）的的思路与关键思路与关键是什么（）？是什么（）？步骤步骤

26、列真值表（图）列真值表（图）写出标准表达式写出标准表达式选择器件选择器件画电路图画电路图译码器设计译码器设计MUXMUX设计设计降维图使用降维图使用复习题怎样用译码器实现逻辑函数？（输入信怎样用译码器实现逻辑函数？（输入信号怎样加，输出信号怎样得到？其他注号怎样加，输出信号怎样得到？其他注意问题？）意问题？）复习题 1 1 1 + 1 1 0 1 0 S = P + Q + CI （算术加）（算术加）CO是算术加产生的进位是算术加产生的进位P 被加数被加数设计一个全加器设计一个全加器Q 加数加数CI 低位的进位低位的进位S 和和CO向高位的进位向高位的进位 0 1 1 1 1 A B CI C

27、O S S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1CO = f(A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7) PQCI CO A BCI SCO用最小化方法 B CIA 00 01 11 100 1 1 1 1 1 CO B CIA 00 01 11 100 1 11 1 1 F = ABCI + ABCI + ABCI + ABCI = ABCICO = AB +AC +BC =1=1ABCI&AB

28、ACIBCICO = f(A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7)&SCO BIN/OCT124 0 1 2 3 & 4 5 EN 6 7?ABCCBA100CO = f(A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7)EN MUX21001234567 0G 700010111COABC001101001SEN MUX21001234567 0G 7ABC0 A0 A1EN1EN2D01D11D21D31D02D12D22D32CO = f(

29、A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7) B CIA 00 01 11 10 0 1 1 1 1 1 CO B CIA 00 01 11 10 0 1 1 1 1 1 S MUX01EN4 EN54,04,14,24,35,05,15,25,3G03Y1Y2 B A 0 0COS 0 CI CI 1 CI CI CI CI模块设计法对规模较大的电路或可以迭代的电路，例如多位比较器，先设计一个最基本的电路（一位比较器），再根据一定的算法，构成复杂的电路。2. 2.用半加器为模块设计全加器用半加器为模块设计全加器 PQ COA

30、 SB CO PQ CI COA SBCI CO P Q CO 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0H= P QCOH = P QP Q CI CO 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 A= P Q CICOA = PQ +PCI +QCI PQ CO PQ CO 1PQCICO从原理来分析从原理来分析: :1.1.H H (P,Q) (P,Q)是是P P和和Q Q算术加，再加上算术加，再加上CICI，故再用一个半加器，故再用一个半加器2. 2.

31、 每个半加器的进位为每个半加器的进位为 代表数字代表数字2 2，本位和的，本位和的1 1代表数字代表数字1 1。三数之和最大为三数之和最大为3 3，所以两个半加器的进位输出不会同时为，所以两个半加器的进位输出不会同时为1 1，它或者出现在第一个半加器，或者出现在第二个半加器，它或者出现在第一个半加器，或者出现在第二个半加器，但只要有一个出但只要有一个出1 1，全加器的进位就应为，全加器的进位就应为1 1，所以用或门实，所以用或门实现。现。H (P,Q)COH(P,Q)A= PQCI + PQCI + PQCI + PQCI= P(QCI + QCI) + P(QCI + QCI)= P(Q C

32、I) + P Q CI = P （Q CI） = P Q CI = H (H (P,Q),CI)COA= PQCI + PQCI + PQCI + PQCI= (PQ +PQ)CI +PQ= (P Q)CI + COH(P,Q)= H (P,Q)CI + COH(P,Q)= COH(H (P,Q),CI) + COH(P,Q)全加器构成多位加法器 PQ CI COA SBCI CO PQ CI COA SBCI CO PQ CI COA SBCI CO PQ CI COA SBCI CO存储器设计法存储器设计法组合逻辑设计方法组合逻辑设计方法用途：用途： 非常大非常大接口逻辑接口逻辑基本方法：基本方法：最小化最小化必须掌握，是计算机辅助逻必须掌握，是计算机辅助逻辑简化的理论支撑辑简化的理论支撑标准化标准化方便、清楚、易修改，硬件方便、清楚、易修改，硬件软化，是可编程器件的结构支撑软化，是可编程器件的结构支撑算法化算法化 设计一个五人表决器可能的方法：可能的方法：真值表真值表-卡诺图卡诺图-表达式表达式-电路电路真值表真值表-标准表达式标准表达式-MSI真值表真值表-存储器存储器全加器全加器数字数字4输出输出1算法思路每个输入代表1票 各输入之和大于或等于3方法：用全加器注意：1.全加器输出代表1，CO代