存储系统的基本概念

1、6.1存储系统的基本概念存储系统的基本概念6.2半导体存储器半导体存储器6.3高速缓冲存储器（高速缓冲存储器（Cache）6.4微机的外部存储器微机的外部存储器第六章第六章 存储器系统存储器系统6.1 存储系统的基本概念存储系统的基本概念一、存储系统的层次结构一、存储系统的层次结构微机存储系统有三个基本参数：容量、速度、成本微机存储系统有三个基本参数：容量、速度、成本F容量：以字节数表示容量：以字节数表示F速度：以访问时间速度：以访问时间TA、存储周期、存储周期TM或带宽或带宽BM表示表示TA从接收读申请到读出信息到存储器输出端从接收读申请到读出信息到存储器输出端的时间的时间TM连续两次启动存

2、储器所需的最小时间间连续两次启动存储器所需的最小时间间隔隔 TM TAMMTwB 一、存储系统的层次结构一、存储系统的层次结构w数据总线宽度数据总线宽度F成本：以每位价格表示成本：以每位价格表示存储系统的基本概念存储系统的基本概念一、存储系统的层次结构一、存储系统的层次结构速度速度成本成本低低磁带磁带磁盘磁盘半导体主存储器半导体主存储器Cache寄存器寄存器存储系统的基本概念存储系统的基本概念一、存储系统的层次结构一、存储系统的层次结构存储系统的基本概念存储系统的基本概念外存平均访问时间外存平均访问时间ms级级硬盘硬盘910ms光盘光盘80120ms内存平均访问时间内存平均访问时间ns级级SR

3、AM Cache15nsSDRAM内存内存715nsEDO内存内存6080nsEPROM存储器存储器100400ns一、存储系统的层次结构一、存储系统的层次结构存储系统的基本概念存储系统的基本概念寄存器寄存器Cache主存储器主存储器辅助存储器辅助存储器(磁盘磁盘)大容量存储器大容量存储器(磁带磁带)外存储器外存储器内存储器内存储器二、存储器访问的局部性原理二、存储器访问的局部性原理存储系统的基本概念存储系统的基本概念存储器访问的局部性指处理器访问存储器时，无论取存储器访问的局部性指处理器访问存储器时，无论取指令还是取数据，所访问的存储单元都趋向于聚集在指令还是取数据，所访问的存储单元都趋向于

4、聚集在一个较小的连续单元区域中。一个较小的连续单元区域中。时间上的局部性时间上的局部性最近的将来要用到的信息很可能最近的将来要用到的信息很可能就是现在正在使用的信息。主要由循环造成就是现在正在使用的信息。主要由循环造成空间上的局部性空间上的局部性最近的将来要用到的信息很可能最近的将来要用到的信息很可能与现在正在使用的信息在空间上是邻近的。主要由顺与现在正在使用的信息在空间上是邻近的。主要由顺序执行和数据的聚集存放造成序执行和数据的聚集存放造成二、存储器访问的局部性原理二、存储器访问的局部性原理存储系统的基本概念存储系统的基本概念存储器的层次结构是依靠存储器访问的局部性实现的存储器的层次结构是依

5、靠存储器访问的局部性实现的存储器的层次结构的性能由命中率来衡量：存储器的层次结构的性能由命中率来衡量：命中率命中率对层次结构存储系统中的某一级存储器来对层次结构存储系统中的某一级存储器来说，要访问的数据正好在这一级的概率说，要访问的数据正好在这一级的概率二、存储器访问的局部性原理二、存储器访问的局部性原理存储系统的基本概念存储系统的基本概念例：两级存储系统例：两级存储系统M1访问时间访问时间TA1， 命中率命中率HM2访问时间访问时间TA2则平均访问时间则平均访问时间 TA=HTA1+(1-H)TA2规定：访问时间比规定：访问时间比访问效率访问效率12AATTr AATTe1 则则Hrre)1

6、(1 Hrre)1(1 二、存储器访问的局部性原理二、存储器访问的局部性原理存储系统的基本概念存储系统的基本概念追求追求101.01.0r=1r=2r=10r=100eH6.2 半导体存储器半导体存储器一、半导体存储器的分类一、半导体存储器的分类RAM静态静态RAM（SRAM）动态动态RAM（DRAM）ROM掩膜型掩膜型ROM可编程可编程ROM（PROM）可擦除可编程可擦除可编程ROM（EPROM）电可擦除可编程电可擦除可编程ROM（E2PROM)半导体存储器半导体存储器二、半导体存储器的组成二、半导体存储器的组成P. 157三、静态三、静态RAM（SRAM）FSRAM基本存储电路基本存储电路

7、P. 159半导体存储器半导体存储器三、静态三、静态RAM（SRAM）存储矩阵存储矩阵地址译码器地址译码器地址寄存器地址寄存器地址总线地址总线读写放大器读写放大器数据寄存器数据寄存器数据总线数据总线控制电路控制电路OE WE CESRAM芯片的结构芯片的结构半导体存储器半导体存储器三、静态三、静态RAM（SRAM）FSRAM的特点的特点读写速度快读写速度快所用管子数目多，单个器件容量小所用管子数目多，单个器件容量小T1、T2总有一个处于到通状态，功耗较大总有一个处于到通状态，功耗较大SRAM通常用来做通常用来做Cache四、动态四、动态RAM（DRAM）半导体存储器半导体存储器行选择信号行选择

8、信号列选择信号列选择信号数据输入输出线数据输入输出线刷新放大器刷新放大器单管动态存储电路单管动态存储电路四、动态四、动态RAM（DRAM）半导体存储器半导体存储器存储矩阵存储矩阵地址总线地址总线I/O缓冲器缓冲器数据总线数据总线读写控制读写控制/动态刷新电路动态刷新电路RAS#DRAM芯片的结构芯片的结构地址锁存器地址锁存器CAS#WE#四、动态四、动态RAM（DRAM）半导体存储器半导体存储器FDRAM的特点的特点所用管子少，芯片位密度高所用管子少，芯片位密度高功耗小功耗小需要刷新需要刷新存取速度慢存取速度慢DRAM主要用来做内存主要用来做内存四、动态四、动态RAM（DRAM）半导体存储器半

9、导体存储器FDRAM的种类的种类FPM DRAM存取时间存取时间80100nsEDO DRAM存取时间存取时间5070ns SDRAM存取时间存取时间610nsSIMMSingle Inline Memory Module单列直插式内存模块单列直插式内存模块72线：线：32位数据、位数据、12位行列公用地址、位行列公用地址、RAS#、CAS#等等在在Pentium微型机中必须成对使用微型机中必须成对使用FPM/EDO四、动态四、动态RAM（DRAM）半导体存储器半导体存储器FDRAM内存条的种类内存条的种类DIMMDual Inline Memory Module双列直插式内存模块双列直插式内

10、存模块168线：线：64位数据、位数据、14位行列公用地址、位行列公用地址、RAS#、CAS#等等可单数使用可单数使用FPM/EDO/SDRAM四、动态四、动态RAM（DRAM）半导体存储器半导体存储器FDRAM内存条的种类内存条的种类五、只读存储器（五、只读存储器（ROM）P.166六、内存的扩展六、内存的扩展P. 169位扩展位扩展地址扩展地址扩展将多个内存芯片用位扩组装成内存模块（即内存条）将多个内存芯片用位扩组装成内存模块（即内存条）将多个内存条插到内存插槽中将多个内存条插到内存插槽中地址扩展地址扩展半导体存储器半导体存储器七、内存的奇偶校验七、内存的奇偶校验处理器处理器存储器阵列存储

11、器阵列DRAM0DRAM1DRAM2DRAM3DRAM4DRAM5DRAM6DRAM7DRAMPB奇偶检查奇偶检查器器/产生器产生器PB8位位9位位PEPE半导体存储器半导体存储器半导体存储器半导体存储器八、内存地址分析八、内存地址分析F译码器译码器74LS138半导体存储器半导体存储器八、内存地址分析八、内存地址分析例：例：2764为为8K 8的的EPROM芯片，要求其地址范围是芯片，要求其地址范围是FA000HFBFFFH，设计其连线。，设计其连线。半导体存储器半导体存储器九、九、Pentium与内存的与内存的连接连接82439TX系统控制器系统控制器（MTXC）半导体存储器半导体存储器九

12、、九、Pentium与内存的连接与内存的连接82439TX系统控制系统控制器（器（MTXC）半导体存储器半导体存储器九、九、Pentium与内存的连接与内存的连接6.3 高速缓冲存储器（高速缓冲存储器（Cache）一、一、Cache的工作原理的工作原理FCache的结构的结构02n-1主存主存1块块0块块M-1M个块个块每块每块K个字节个字节Cache标签标签块块0C-1C个槽个槽每个槽每个槽K个字节个字节高速缓冲存储器（高速缓冲存储器（Cache）一、一、Cache的工作原理的工作原理F地址映象地址映象直接映象直接映象每个主存块只允许放到每个主存块只允许放到Cache的特定的槽中的特定的槽中

13、优点：简单优点：简单缺点：缺点：Cache命中率低、命中率低、 Cache空间利用率也低空间利用率也低字节号字节号槽号槽号标签标签高速缓冲存储器（高速缓冲存储器（Cache）一、一、Cache的工作原理的工作原理F地址映象地址映象全相联映象全相联映象每个主存块允许放到每个主存块允许放到Cache的任何一个槽中的任何一个槽中字节号字节号标签标签优点：复杂优点：复杂优点：优点：Cache命中率高、命中率高、 Cache空间利用率也高空间利用率也高高速缓冲存储器（高速缓冲存储器（Cache）一、一、Cache的工作原理的工作原理F地址映象地址映象组相联映象组相联映象把把Cache分成若干组，每组若干

14、个槽。分成若干组，每组若干个槽。设每组有设每组有J个槽，称为个槽，称为J路组相联路组相联每个主存块允许放在特定组内的任意一个槽中每个主存块允许放在特定组内的任意一个槽中字节号字节号组号组号标签标签高速缓冲存储器（高速缓冲存储器（Cache）一、一、Cache的工作原理的工作原理F替换算法替换算法1. 最近最少使用（最近最少使用（LRU） 需要记录使用情况的历史信息需要记录使用情况的历史信息2. 先进先出（先进先出（FIFO） 用循环移位寄存器用循环移位寄存器3. 用得最少（用得最少（LFU） 每个槽增加一个计数器每个槽增加一个计数器F写入策略写入策略通写通写回写回写高速缓冲存储器（高速缓冲存储

15、器（Cache）二、二、Pentium的片内的片内CacheCache分成独立的分成独立的8K代码代码Cache和和8K数据数据Cache采用二路组相联方式采用二路组相联方式支持通写和回写两种写入方式支持通写和回写两种写入方式采用采用LRU替换算法替换算法高速缓冲存储器（高速缓冲存储器（Cache）二、二、Pentium的片内的片内Cache高速缓冲存储器（高速缓冲存储器（Cache）二、二、Pentium的片内的片内Cache每个每个Cache有有0路和路和1路两个路两个4KB缓存组成缓存组成Cache中数据操作的基本单元为中数据操作的基本单元为32个字节，一个单元称为一个数个字节，一个单元

16、称为一个数据线，每个据线，每个4KB缓存区有缓存区有128个数据线个数据线片内片内Cache不能只填充部分数据线，这就是缓存式读总线周期要不能只填充部分数据线，这就是缓存式读总线周期要进行四个四字数据传送的原因进行四个四字数据传送的原因每个每个4KB缓存区有一个与之对应的标记目录，每个标记目录含有缓存区有一个与之对应的标记目录，每个标记目录含有128个标记表项，记录着数据线的使用情况以及数据线中的数据个标记表项，记录着数据线的使用情况以及数据线中的数据是否无效了是否无效了高速缓冲存储器（高速缓冲存储器（Cache）二、二、Pentium的片内的片内Cache读操作读操作命中命中未命中未命中进行高速缓存数据线填充读操作，在突发式进行高速缓存数据线填充读操作，在突发式读总线周期中读入读总线周期中读入256位数据位数据写操作写操作回写回写通写通写WB/WT#信号信号高速缓冲存储器（高