![数字电子技术_第1页](http://file3.renrendoc.com/fileroot_temp3/2022-3/17/37af1755-08ae-48a8-a3e5-1eb06ddc5ad5/37af1755-08ae-48a8-a3e5-1eb06ddc5ad51.gif)
![数字电子技术_第2页](http://file3.renrendoc.com/fileroot_temp3/2022-3/17/37af1755-08ae-48a8-a3e5-1eb06ddc5ad5/37af1755-08ae-48a8-a3e5-1eb06ddc5ad52.gif)
![数字电子技术_第3页](http://file3.renrendoc.com/fileroot_temp3/2022-3/17/37af1755-08ae-48a8-a3e5-1eb06ddc5ad5/37af1755-08ae-48a8-a3e5-1eb06ddc5ad53.gif)
![数字电子技术_第4页](http://file3.renrendoc.com/fileroot_temp3/2022-3/17/37af1755-08ae-48a8-a3e5-1eb06ddc5ad5/37af1755-08ae-48a8-a3e5-1eb06ddc5ad54.gif)
![数字电子技术_第5页](http://file3.renrendoc.com/fileroot_temp3/2022-3/17/37af1755-08ae-48a8-a3e5-1eb06ddc5ad5/37af1755-08ae-48a8-a3e5-1eb06ddc5ad55.gif)
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、12一类称为模拟信号,它一类称为模拟信号,它是指时间上和数值上的变化是指时间上和数值上的变化都是连续平滑的信号,如图都是连续平滑的信号,如图( (a) )中的正弦信号,处理模拟中的正弦信号,处理模拟信号的电路叫做模拟电路。信号的电路叫做模拟电路。电子电路中的信号分为两大类电子电路中的信号分为两大类:一类称为数字信号,它一类称为数字信号,它是指时间上和数值上的变化是指时间上和数值上的变化都是不连续的,如图都是不连续的,如图( (b) )中中的信号,处理数字信号的电的信号,处理数字信号的电路称为数字电路。路称为数字电路。( (b) )( (a) )3模拟信号模拟信号tV(t)tV(t)数字信号数字
2、信号高电平高电平低电平低电平上跳沿上跳沿下跳沿下跳沿4模拟电路与数字电路的区别模拟电路与数字电路的区别1 1、工作任务不同:、工作任务不同: 模拟电路研究的是输出与输入信号之间的大小、模拟电路研究的是输出与输入信号之间的大小、相位、失真等方面的关系;相位、失真等方面的关系;数字电路主要研究的数字电路主要研究的是输出与输入间的逻辑关系是输出与输入间的逻辑关系(因果关系)。(因果关系)。 模拟电路中的三极管工作在线性放大区模拟电路中的三极管工作在线性放大区, ,是是一个放大元件;一个放大元件;数字电路中的三极管工作在饱数字电路中的三极管工作在饱和或截止状态和或截止状态, ,起开关作用起开关作用。
3、因此,基本单元电路、分析方法及研究的范因此,基本单元电路、分析方法及研究的范围均不同。围均不同。2 2、三极管的工作状态不同:、三极管的工作状态不同:5模拟电路研究的问题模拟电路研究的问题基本电路元件基本电路元件: :基本模拟电路基本模拟电路: :晶体三极管晶体三极管场效应管场效应管集成运算放大器集成运算放大器 信号放大及运算信号放大及运算 ( (信号放大、功率放大)信号放大、功率放大) 信号处理(采样保持、电压比较、有源滤波)信号处理(采样保持、电压比较、有源滤波) 信号发生(正弦波发生器、三角波发生器、信号发生(正弦波发生器、三角波发生器、)6数字电路研究的问题数字电路研究的问题基本电路元
4、件基本电路元件基本数字电路基本数字电路逻辑门电路逻辑门电路触发器触发器 组合逻辑电路组合逻辑电路 时序电路(寄存器、计数器、脉冲发生器、时序电路(寄存器、计数器、脉冲发生器、脉冲整形电路)脉冲整形电路) A/DA/D转换器、转换器、D/AD/A转换器转换器7(1)工作信号是二进制的数字信号,在时间上和数值)工作信号是二进制的数字信号,在时间上和数值上是离散的(不连续),反映在电路上就是低电平和高上是离散的(不连续),反映在电路上就是低电平和高电平两种状态(即电平两种状态(即0和和1两个逻辑值)。两个逻辑值)。(2)在数字电路中,研究的主要问题是电路的逻辑功)在数字电路中,研究的主要问题是电路的
5、逻辑功能,能,即即输入信号的状态和输出信号的状态之间的逻辑关输入信号的状态和输出信号的状态之间的逻辑关系。系。 (3)对组成数字电路的元器件的精度要求不高,只要)对组成数字电路的元器件的精度要求不高,只要在工作时能够可靠地区分在工作时能够可靠地区分0和和1两种状态即可。两种状态即可。(4)正逻辑正逻辑:1表示高电平,表示高电平,0表示低电平表示低电平 负逻辑负逻辑:1表示低电平,表示低电平,0表示高电平表示高电平8(1)进位制:表示数值时,仅用一位数码往往)进位制:表示数值时,仅用一位数码往往不够用,必须用进位计数的方法组成多位数码。不够用,必须用进位计数的方法组成多位数码。多位数码每一位的构
6、成以及从低位到高位的进位多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制,简称进位制。规则称为进位计数制,简称进位制。数制与码制数制与码制(2)基)基 数:进位制的基数,就是在该进位制中数:进位制的基数,就是在该进位制中可能用到的数码个数。可能用到的数码个数。(3) 位位 权(位的权数):在某一进位制的数中,权(位的权数):在某一进位制的数中,每一位的大小都对应着该位上的数码乘上一个固每一位的大小都对应着该位上的数码乘上一个固定的数,这个固定的数就是这一位的权数。权数定的数,这个固定的数就是这一位的权数。权数是一个幂。是一个幂。一、数制一、数制9数码为:数码为:09;基数是;基数是
7、10。运算规律:逢十进一,即:运算规律:逢十进一,即:9110。十进制数的权展开式:十进制数的权展开式:1 1、十进制、十进制103、102、101、100称为十进制的称为十进制的权权。各数位的权是各数位的权是10的的幂。幂。同样的数码在不同的数同样的数码在不同的数位上代表的数值不同。位上代表的数值不同。任意一个十进制数任意一个十进制数都可以表示为各个都可以表示为各个数位上的数码与其数位上的数码与其对应的权的乘积之对应的权的乘积之和,称权展开式。和,称权展开式。即:即:(5555)105103 510251015100又如:又如:(209.04)10 2102 0101910001014 10
8、2102、二进制、二进制数码为:数码为:0、1;基数是;基数是2。运算规律:逢二进一,即:运算规律:逢二进一,即:1110。二进制数的权展开式:二进制数的权展开式:如:如:(101.01)2 122 0211200211 22 (5.25)10加法规则:加法规则:0+0=0,0+1=1,1+0=1,1+1=10乘法规则:乘法规则:0 0=0, 0.1=0 ,1.0=0,1.1=1运算运算规则规则各数位的权是的幂各数位的权是的幂 二进制数只有二进制数只有0和和1两个数码,它的每一位都可以用两个数码,它的每一位都可以用电子元件来实现,且运算规则简单,相应的运算电路电子元件来实现,且运算规则简单,相
9、应的运算电路也容易实现。也容易实现。113 3、十六进制、十六进制数码为:数码为:09、AF;基数是;基数是16。运算规律:运算规律:,即:,即:F110。十六进制数的权展开式:十六进制数的权展开式:如:如:(5DA.B)16 5162 13161 10 160 +11 161(1498.6875)10各数位的权是各数位的权是16的幂的幂4 4、八进制、八进制数码为数码为07;= 182 281 7 80 +3 81(87.375)10(127.3)8运算规律:运算规律:,即:,即:7110。八进制数的权展开式:如八进制数的权展开式:如各数位的权是各数位的权是8的幂的幂基数是基数是8。12二、
10、数制转换二、数制转换1 1、二进制数与十六进制数的相互转换、二进制数与十六进制数的相互转换二进制数与十六进制数的相互转换,按照二进制数与十六进制数的相互转换,按照进行进行转换。(从小数点开始往两侧计)转换。(从小数点开始往两侧计)0 0 01 1 1 0 1 0 1 0 0 . 0 1 1 (1D4.6)16(AF4.76)16= 1010 1111 0100 . 0111 0110013 2 44 余数 低位 2 22 0=K0 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位 十进制整数转换为二进制采用十进制整数转换为二进制采用,先得到,先得到的
11、余数为低位,后得到的余数为高位。的余数为低位,后得到的余数为高位。所以:所以:(44)10(101100)22、十进制数转换为二进制数、十进制数转换为二进制数14余 数读数顺序3718222222942101100011616372025读数顺序余 数读数顺序37408854余 数(a)(c)(b)图 11.2 图 整数部分转化示意图 (a)转换为二进制数 (b)转换为八进制数 (c)转换为十六进制数 15 小数部分的转换小数部分的转换乘基取整法。乘基取整法。 即用该小数乘以目的数制的基数,第一次乘所即用该小数乘以目的数制的基数,第一次乘所得整数作为目的数小数部分的最高位,把得到的小得整数作为
12、目的数小数部分的最高位,把得到的小数再乘以该基数,所得整数作为目的数小数部分的数再乘以该基数,所得整数作为目的数小数部分的次高位,依次类推。重复上面的过程,直至小数部次高位,依次类推。重复上面的过程,直至小数部分为零时。如图所示。分为零时。如图所示。0.2520.5021.0001读数顺序整 数0.2582.002读数顺序整 数0.25164.004读数顺序整 数(a)(c)(b)图 11.316 几几种种进进制制数数之之间间的的对对应应关关系系十进制数二进制数八进制数十六进制数0123456789101112131415000000010010001101000101011001111000
13、10011010101111001101111011110123456710111213141516170123456789ABCDEF17 用一定位数的二进制数来表示十进制数码、字用一定位数的二进制数来表示十进制数码、字母、符号等信息称为母、符号等信息称为。 用以表示十进制数码、字母、符号等信息的一用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为定位数的二进制数称为。 数字系统只能识别数字系统只能识别0 0和和1 1,怎样才能表示更多的,怎样才能表示更多的数码、符号、字母呢?用编码可以解决此问题。数码、符号、字母呢?用编码可以解决此问题。 二二- -十进制代码十进制代码:用:用4
14、 4位二进制数位二进制数b b3 3b b2 2b b1 1b b0 0来表来表示十进制数中的示十进制数中的 0 0 9 9 十个数码。简称十个数码。简称码。码。编码编码18常常用用B BC CD D码码十进制数 8421码 余3码 格雷码 2421码5421码0123456789000000010010001101000101011001111000100100110100010101100111100010011010101111000000000100110010011001110101010011001101000000010010001101001011110011011110111
15、10000000100100011010010001001101010111100权842124215421无权码无权码 无权循环码无权循环码19 一个开关电路具有两种狀態,开或关,通常一个开关电路具有两种狀態,开或关,通常叫门电路。可以用叫门电路。可以用“0”或或“1”代表这两种狀態。代表这两种狀態。 将门电路按照一定的规律连接起来,可以组成将门电路按照一定的规律连接起来,可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数(又叫布尔代数或开电路的数学工具是逻辑代数(又叫布尔代数或开关代数)。关代数)。 逻辑代数具有逻辑代数具有
16、3种基本运算:种基本运算:与与运算(逻辑运算(逻辑乘)、乘)、或或运算(逻辑加)和运算(逻辑加)和非非运算(逻辑非)。运算(逻辑非)。20逻辑代数的公式和定理逻辑代数的公式和定理与运算:111 001 010 000(2)基本运算)基本运算或运算:111 101 110 000非 运 算 :10 01(1)常量之间的关系)常量之间的关系与运算:0 1 00AA AAAAAA或运算:1 11 0AA AAAAAA非运算:AA 分别令分别令A=0及及A=1代入这些公式,即可证明它们代入这些公式,即可证明它们的正确性。的正确性。21 (3)基本定理)基本定理 交交换换律律:ABBAABBA 结结合合
17、律律:)()()()(CBACBACBACBA 分分配配律律:)()()(CABACBACABACBA (摩摩根根定定律律):BABABABA . 利用真值表很容易证利用真值表很容易证明这些公式的正确性。明这些公式的正确性。如证明如证明AB=BA:A B A .B B.A0 00 11 01 10001000122 逻辑函数有逻辑函数有5种表示形式:种表示形式:。只要知道其中一种表示形式,就可。只要知道其中一种表示形式,就可转换为其它几种表示形式。转换为其它几种表示形式。逻辑函数的表示方法逻辑函数的表示方法1 1、真值表真值表:是由变量的是由变量的所有可能所有可能取值组合及其对应的函数取值组合
18、及其对应的函数值所构成的表格。值所构成的表格。:每一个变量均有每一个变量均有0、1两种取值,两种取值,n个变量共有个变量共有2n种不同的取值,将这种不同的取值,将这2n种不同的取值按种不同的取值按顺序(一般按顺序(一般按二进制递增规律二进制递增规律)排列起来,同时在相)排列起来,同时在相应位置上填入函数的值,便可得到逻辑函数的真值表。应位置上填入函数的值,便可得到逻辑函数的真值表。23 例如,要表示这样一个函数关系:当例如,要表示这样一个函数关系:当3个变量个变量A、B、C的取值中有偶数个的取值中有偶数个1时,函数取值为时,函数取值为1;否则,函数取值为;否则,函数取值为0。此函数称为此函数称
19、为判偶函数判偶函数,可用真值表表示如下。,可用真值表表示如下。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11001011024:取取F=1的组合,输入变量值为的组合,输入变量值为1的表示成原变的表示成原变量,值为量,值为0的表示成反变量,然后将各变量相乘,最后将各乘积的表示成反变量,然后将各变量相乘,最后将各乘积项相加,即得到函数的与或表达式。项相加,即得到函数的与或表达式。2 2、逻辑表达式逻辑表达式:是由逻辑变量和与、或、非是由逻辑变量和与、或、非3种运算符连接起来所种运算符连接起来所构成的代数式。构成的代数式。A B CF0 0 00 0
20、10 1 00 1 11 0 01 0 11 1 01 1 110010110CABCBABCACBAFCBABCACBACAB25:把把输入变量各种输入变量各种组合的取值组合的取值分别代入逻辑表达式中进行运算,求出相应的逻分别代入逻辑表达式中进行运算,求出相应的逻辑函数值,即可列出真值表。如函数:辑函数值,即可列出真值表。如函数:CABCABFA B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 F=AB(C+C)+(A+A)BC+(B+B)AC=ABC+ABC+ABC+ABC263 3、逻辑图逻辑图:
21、是由表示门电路的逻辑符号及所构成功能电路的图形是由表示门电路的逻辑符号及所构成功能电路的图形。CABCBABCACBAFABC & & &1F 1 1 1 &C C B B A A27ABCF4 4、时序图(波形、时序图(波形图)图):是由输入变量的所有可能取值组合的高、低是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。电平及其对应的输出函数值的高、低电平所构成的图形。 1 1 0 1 0 1CABCBABCACBAF28例 某逻辑函数的逻辑图如图所示,试用其他方法表示该逻辑函数。A1&F1 & &F1F2F3F4BC解解 写逻辑表达式:写逻辑表达式:A
22、CFBCFBAF321ACBCFFF324BCABACABCBAACBCBAACBCBAACBCBAFFF)()(4129 列真值表列真值表:A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111010000画波形图画波形图:ABCFBCABAF30逻辑函数的化简逻辑函数的化简利用逻辑代数的基本公式化简利用逻辑代数的基本公式化简例例1:ABAC)BC(A)BCB(AABCBA)CC(ABCBAABCCABCBAF 反变量吸收反变量吸收提出提出AB=1提出提出A31Y=A B= AB + AB =A A B B A B右边右边=AA B + BA B ;
23、 AB=A+B = AA B + BA B ; A=A =A (A+B) +B (A+B) ; A B=A+B =AA+AB+ BA +BB ; 展开展开 =0 + AB+AB + 0 = AB +AB = 左边左边 结论结论: 异或门可以用异或门可以用4个与非门实现个与非门实现例例2: 证明证明32异或门可以用异或门可以用4 4个与非门实现个与非门实现Y=A B= AB + AB =A A B B A B&ABY11&1AB33例例3 3Y=ABC+ABC+ABC+ABC+ABC将将化简为最简逻辑代数式。化简为最简逻辑代数式。 =AB(C+C)+ABC+AB(C+C) =AB+ABC+AB
24、=(A+A)B+ABC =B+BAC ; A+AB=A+B =B+AC;C+C=1Y=ABC+ABC+ABC+ABC+ABC34例例4 4将将Y化简为最简逻辑代数式。化简为最简逻辑代数式。 Y =AB+(A+B)CD解:解:Y =AB+(A+B)CD = AB+(A+B)CD = AB+AB CD =AB+CD;利用反演定理利用反演定理;将将ABAB当成一个变量当成一个变量, ,利用公式利用公式A+AB=A+B;A=A35门电路的基本概念门电路的基本概念分立元件门电路分立元件门电路门电路:实现各种逻辑关系的电路门电路:实现各种逻辑关系的电路 分析逻辑电路时只用两种相反的工作状态,并分析逻辑电路
25、时只用两种相反的工作状态,并用用 1 或或 0 表示。如开关接通用表示。如开关接通用 1 表示,开关断开用表示,开关断开用 0 表示。灯亮可用表示。灯亮可用 1 表示,灯灭可用表示,灯灭可用 0 表示。表示。 正逻辑系统:高电位用正逻辑系统:高电位用 1 表示,低电位用表示,低电位用 0 表示。表示。 负逻辑系统:高电位用负逻辑系统:高电位用 0 表示,低电位用表示,低电位用 1 表示。表示。36获得高、低电平的基本方法:利用半导体获得高、低电平的基本方法:利用半导体开关元件的导通、截止(即开、关)两种工作开关元件的导通、截止(即开、关)两种工作状态。状态。逻辑逻辑0和和1: 电子电路中用高、
26、低电平来表示。电子电路中用高、低电平来表示。基本和常用门电路有与门、或门、非门基本和常用门电路有与门、或门、非门(反相器)、与非门、或非门、与或非门和(反相器)、与非门、或非门、与或非门和异或门等。异或门等。37基本逻辑关系及其门电路基本逻辑关系及其门电路1 1、与逻辑和与门电路与逻辑和与门电路当决定某事件的全部条件同时具备时,结当决定某事件的全部条件同时具备时,结果才会发生,这种因果关系叫做果才会发生,这种因果关系叫做。实现与逻辑关系的电路称为实现与逻辑关系的电路称为。38 +UCC(+5V) R F D1 A D2 B 5V 0V ABF &A BF0 00 11 01 1000139逻辑
27、与(逻辑乘)的为:111 001 010 000ABCF与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。402 2、或逻辑和或门电路或逻辑和或门电路在决定某事件的条件中,只要任一条件具备,事件就会发生,这种因果关系叫做。实现或逻辑关系的电路称为。41 A D1 B D2 5V 0V F R ABF 1A BF0 00 11 01 10111F=A+B42逻辑或(逻辑加)的为:111 001 010 000或门的输入端也可以有多个。下图为一个三输入或门电或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号路的输入信号A、B、C和输出信号和输出信号
28、F的波形图。的波形图。ABCF433 3、非逻辑和非门电路非逻辑和非门电路决定某事件的条件只有一个,当条件出现时事件不发生,而条件不出现时,事件发生,这种因果关系叫做。实现非逻辑关系的电路称为,也称。 A +5V F 电路图 1 逻辑符号 A F RC RB AF0110AF 输入A为高电平1(5V)时,三极管饱和导通,输出F为低电平0(0V);输入A为低电平0(0V)时,三极管截止,输出F为高电平1(5V)。逻辑非(逻辑反)的为:01 10444 4、复合门电路复合门电路将与门、或门、非门组合起来,可以构成多种复合门电路。AB&F(b) 逻辑符号ABF&1(a) 与非门的构成ABF 由与门和
29、非门构成与非门。(1 1)与非门与非门A BF0 00 11 01 1111045AB1F(b) 逻辑符号ABF11(a) 或非门的构成由或门和非门构成或非门。BAF(2 2)或)或非门非门A BF0 00 11 01 1100046由与门、或门和非门构成与或非门。(3 3)与或)与或非门非门ABCDF&1& 1ABCD(a)与或非门的构成 (b) 与或非门的符号FCDABF47TTL 晶体管晶体管- -晶体管逻辑集成电路晶体管逻辑集成电路集成门电路集成门电路集成门电路集成门电路双极型双极型TTL (Transistor-Transistor Logic Integrated Circuit
30、, TTL)ECLNMOSCMOSPMOSMOSMOS型型(M Metal-etal-O Oxide-xide- S Semiconductoremiconductor,MOSMOS)MOS 金属氧化物半导体场效应管集成电路金属氧化物半导体场效应管集成电路48+5 VABCT1R1R2T2T3T4T5R3R5R4YT1 等效电路等效电路+5 VA B C R1C1B11 TTL与非门电路与非门电路多发射极晶体管多发射极晶体管TTL 门电路门电路49+5 VABCT1R1R2T2T3T4T5R3R5R4Y 设设: uA= 0.3 V uB= uC= 3.6 V,则,则 UB1 = 0.3 + 0
31、.7 = 1 VRLuY = 5 ube3 ube4 uR2拉电流拉电流UB1= 1VuY = 3.6 VT2 、T5 截止,截止, T3、 T4 导通,导通,小小= 5 0.7 0.7 = 3.6 V Y = 1+5 VA B C R1C1B11. 输入不全为输入不全为 150+5 VABCT1R1R2T2T3T4T5R3R5R4Y设设 uA= uB= uC= 3.6 V ,输入端全部是高电平,输入端全部是高电平,UB1升高,足以使升高,足以使 T2 、T5 导通,导通,uo = 0.3 V,Y = 0。且且UB1= 2.1V,T1 发射结全部反偏。发射结全部反偏。UC2 = UCE2 +
32、UBE5 = 0.3 + 0.7 = 1 V,使,使 T3 导通,导通,T4 截止。截止。灌电流灌电流T1R1+UccUB1= 2.1VUC2= 1VuY = 0.3V+5 VA B C R1C1B12. 输入全为输入全为 151BAFuA uBuF0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BF0 00 11 01 11110功能表功能表真值表真值表逻辑表达式:逻辑表达式:52 TTL 与非门组件就是将若干个与非门电路,与非门组件就是将若干个与非门电路,经过集成电路工艺制作在同一芯片上。经过集成电路工艺制作在同一芯片上。 &+U
33、C14 13 12 11 10 9 8 1 2 3 4 5 6 7地地74LS00&74LS00 组件含有组件含有两个输入端的与两个输入端的与非门四个。非门四个。53AYT2+UDDT1当当 A 为高电平时,为高电平时,T1 导通、导通、T2 截止,输出截止,输出 Y 为低电平。为低电平。当当 A 为低电平时,为低电平时,T2 导通、导通、T1 截止,输出截止,输出 Y 为高电平。为高电平。CMOS 门电路门电路1.CMOS 非门电路非门电路N 沟道沟道P 沟道沟道GGDSS54ABT4T3T1T2+UDDYT4 与与 T3 并联,并联,T1 与与 T2 串联;串联; 当当 AB 都是高电平时
34、都是高电平时,T1 与与 T2 同时导通,同时导通,T4 与与 T3 同时截止;输出同时截止;输出 Y 为为低电平。低电平。 当当 AB 中有一个是中有一个是低电平时,低电平时,T1 与与 T2 中有中有一个截止,一个截止,T4 与与 T3 中有中有一个导通,输出一个导通,输出 Y 为高为高电平。电平。55 当当 AB 中有一个是中有一个是高电平时,高电平时,T1 与与 T2 中中有一个导通,有一个导通,T4 与与 T3 中有一个截止,输出中有一个截止,输出 Y 为低电平。为低电平。 当当AB都是低电平都是低电平时,时,T1 与与 T2 同时截止,同时截止,T4 与与 T3 同时导通;输同时导
35、通;输出出 Y 为高电平。为高电平。BT4T3T1T2AY56 真值表反映了逻辑函数与变量的全部对应关系,真值表反映了逻辑函数与变量的全部对应关系,对同一逻辑函数而言,逻辑代数式及电路可有不同,对同一逻辑函数而言,逻辑代数式及电路可有不同,但真值表是唯一的。所以,组合逻辑电路的设计和但真值表是唯一的。所以,组合逻辑电路的设计和分析,都与真值表的分析离不开。分析,都与真值表的分析离不开。分析分析指由逻辑电路分析出其所含的逻辑意义。指由逻辑电路分析出其所含的逻辑意义。设计设计由题意所含的逻辑关系设计出逻辑电路。由题意所含的逻辑关系设计出逻辑电路。57 特点特点: :某一时刻的输出状态仅由该时刻电路
36、的某一时刻的输出状态仅由该时刻电路的输入信号决定输入信号决定, , 而与该电路在此输入信号之前而与该电路在此输入信号之前所具有的状态无关。所具有的状态无关。 组合逻辑电路组合逻辑电路:用各种门电路组成的,用于:用各种门电路组成的,用于实现某种功能的复杂逻辑电路。实现某种功能的复杂逻辑电路。化简化简得出结论(逻辑功能)。得出结论(逻辑功能)。组合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式分析方法:分析方法:58ABCF&1 组合逻辑电路的分析组合逻辑电路的分析逻辑图逻辑图逻辑表逻辑表达式达式 1 1最简与或最简与或表达式表达式 2ABX BCY CAZ XYZF 2CABCABFACB
37、CABXYZF 例例159A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3真值表真值表CABCABF 3 4电路的逻电路的逻辑功能辑功能当输入当输入A、B、C中有中有2个或个或3个为个为1时,输时,输出出F为为1,否,否则输出则输出F为为0。所以这个电路所以这个电路实际上是一种实际上是一种3人表决用的人表决用的组合电路:只组合电路:只要有要有2票或票或3票票同意,表决就同意,表决就通过。通过。 460Z1111ABCFXY1逻辑图逻辑图BBACBABYXZFBYXZBAYCBAX逻辑表逻辑表达式达式BA
38、BBABBACBAF最简与或最简与或表达式表达式61真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与非门实现用与非门实现电路的输出电路的输出F只与输入只与输入A、B有有关,而与输入关,而与输入C无关。无关。F和和A、B的逻辑关系为:的逻辑关系为:A、B中只要一个中只要一个为为0,F=1;A、B全为全为1时,时,F=0。所以所以F和和A、B的逻辑关系为与非的逻辑关系为与非运算的关系。运算的关系。电路的逻辑功能电路的逻辑功能ABBAF62 A B C F X Y Z & & & 1 & 逻辑图逻辑图逻辑表逻辑表达
39、式达式最简与或最简与或表达式表达式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(63真值表真值表电路的逻辑功能电路的逻辑功能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000001由真值表可知,当由真值表可知,当3个个输入变量输入变量A、B、C取取值一致时,输出值一致时,输出F=1,否则输出否则输出F=0 。所以。所以这个电路可以判断这个电路可以判断3个个输入变量的取值是否输入变量的取值是否一致,故称为判一致一致,故称为判一致电路。电路。64逻辑图逻辑图逻辑表逻辑表达式达式最简与或最简与或表达式表
40、达式Y&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF2165真值表真值表电路的逻辑功能电路的逻辑功能A B CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11 1由真值表可知,当由真值表可知,当3个输入个输入变量变量A、B、C表示的二进表示的二进制数小于或等于制数小于或等于2时,时,F1=1;当这个二进制数在当这个二进制数在4和和6之之间时,间时, F2=1 ;而当这个二;而当这个二进制数等于进制数等于3或等于或等于7时时F1和和F2都为都为1。因此,这个逻。因此,这个逻辑电路可以用来判
41、别输入辑电路可以用来判别输入的的3位二进制数数值的范围。位二进制数数值的范围。662 组合逻辑电路的设计组合逻辑电路的设计真值表真值表电路功电路功能描述能描述设楼上开关为设楼上开关为A,楼下开关为,楼下开关为B,灯泡为,灯泡为F。并设开。并设开关关A、B掷向上方时为掷向上方时为1,掷向下方时为,掷向下方时为0;灯亮时;灯亮时F为为1,灯灭时,灯灭时F为为0。根据逻辑要求列出真值表。根据逻辑要求列出真值表。 1穷举法 1BA220VF实际电路图:A BF0 00 11 01 11001设计为分析设计为分析的逆过程的逆过程67 2逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简
42、 3 2ABBAF已为最简与或表达式 4逻辑变换逻辑变换 5逻辑电路图逻辑电路图ABF=1用与非门实现BAY用同或门实现ABF&1&168真值表真值表电路功电路功能描述能描述设红、绿、黄灯分别用红、绿、黄灯分别用A、B、C表示,灯亮时其表示,灯亮时其值为值为1,灯灭时其值为,灯灭时其值为0;输出报警信号用;输出报警信号用F表示,表示,灯正常工作时其值为灯正常工作时其值为0,灯出现故障时其值为,灯出现故障时其值为1。根据逻辑要求列出真值表。根据逻辑要求列出真值表。 1 1A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 1011169
43、2逻辑表达式逻辑表达式最简与或最简与或表达式表达式 3 2 4逻辑变换逻辑变换ABCCABCBACBAF 3ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4ACABCBAF 70 5逻辑电路图逻辑电路图ACABCBAF 5ABCF&11171真值表真值表电路功电路功能描述能描述设主裁判为变量设主裁判为变量A,副裁判分别为,副裁判分别为B和和C;表示成;表示成功与否的灯为功与否的灯为F,根据逻辑要求列出真值表。,根据逻辑要求列出真值表。 1 1A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111
44、2ABCCABCBAF 2逻辑表达式逻辑表达式72ABCF& 3最简与或最简与或表达式表达式 4 5逻辑变换逻辑变换逻辑电逻辑电路图路图 3 4 5ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()(73真值表真值表电路功电路功能描述能描述 1 1设输入变量为设输入变量为A、B、C,分别代表特快、直快和普,分别代表特快、直快和普客客3种列车,有发车请求时其值为种列车,有发车请求时其值为1,无发车请求时,无发车请求时其值为其值为0。输出发车信号分别用。输出发车信号分别用F1、F2、F3表示,表示,F1=1表示允许特快列车发车,表示允许特快列车发车, F2=1表示
45、允许直快表示允许直快列车发车,列车发车, F3=1表示允许普客列车发车。根据表示允许普客列车发车。根据3种种列车发车的优先级别,可列出该优先发车的排队逻列车发车的优先级别,可列出该优先发车的排队逻辑电路的真值表。辑电路的真值表。74A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0 2逻辑表达式逻辑表达式及化简及化简 2CBAFBABCACBAFAABCCABCBACBAF32175 3画逻辑图画逻辑图 3 F3 A F2 & & 1 1 F1 B C CBA
46、FBAFAF32176真值表真值表电路功电路功能描述能描述 1 1设A、B、C有信号时其值为1,无信号时其值为0;F1、F2、F3工作时其值为1,不工作时其值为0。根据要求,可列出该问题的真值表。77A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1 2逻辑表达式逻辑表达式及化简及化简 2CAABCCBAFBCABCBCAFABABCCABF32178 3画逻辑图画逻辑图 3CAFBCFABF321F3AF2&1F1BC&1&179半半加器加器 只求本位和,不
47、考虑低位只求本位和,不考虑低位的进位的进位。实现半加操作的电路。实现半加操作的电路叫做半加器。叫做半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个加数;为两个加数;C 为向高位的进位;为向高位的进位;S 为半加和。为半加和。1. 加法器加法器状态表状态表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS =1&ABSC80 被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”,实现全加操作的电路叫做全加器。,实现全加操作的电路叫做全加器。Ci-1:来自低位的进位:来自低位的进位C
48、i :向高位的进位:向高位的进位全全加器加器 COCiAiBiCISiCi-1半半加加器器半半加加器器AiBiCi-1CiSiSAiBi SCi- -11AiBiCi-1Si00000001101110001111010010111011状态表状态表Ci01111000全加器逻辑符号全加器逻辑符号81 例例 1 用两个全加器组成一个逻辑电路以实现用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。两个二位二进制数的加法运算。 COA0B0CIS0 COC1A1B1CIS1011011018213.6.1 二二十进制编码器十进制编码器编码:编码:用数字或符号来表示某一对象或信号的过程称
49、用数字或符号来表示某一对象或信号的过程称 为编码。为编码。 在数字电路中,一般用的是二进制编码,在数字电路中,一般用的是二进制编码,n 位二进制代位二进制代码可以表示码可以表示 2n 个信号个信号 将十进制的十个数将十进制的十个数 0,1,2,9 编成二进制代码编成二进制代码的电路称二的电路称二十进制编码器,这种二十进制编码器,这种二十进制代码称十进制代码称BCD 码。码。2. 编码器编码器1. 二进制代码的位数二进制代码的位数十个数码,取十个数码,取 n 等于等于4。832. 列编码表列编码表 四位二进制代码共有十六种状态,取任何十种状态都可四位二进制代码共有十六种状态,取任何十种状态都可以
50、表示以表示 0 9 十个数。十个数。 8421 编码是在四位二进制代码的十六种状态中,取出前编码是在四位二进制代码的十六种状态中,取出前十种状态,表示十种状态,表示 0 9 十个数,后六个状态去掉。十个数,后六个状态去掉。8421 编码表编码表0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)843. 由编码表写出逻
51、辑式由编码表写出逻辑式98983IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数 输输 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)85编码器编码器& + 5 V1 k 10Y30 1 2 3 4 5 6 7 8 9 01114.
52、由逻辑式画出逻辑图由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S90I1I2I3I4I5I6I7I8I9I863. 译码器和数字显示译码器和数字显示 译码是编码的反过程,将二进制代码按编码时译码是编码的反过程,将二进制代码按编码时的原意翻译成对应的信号或十进制数码的原意翻译成对应的信号或十进制数码( (输出输出) )。二进制译码器二进制译码器例如:例如:2 线线 4 线译码器、线译码器、 3 线线 8 线译码器、线译码器、4 线线 16 线译码器等。线译码器等。 现以现以 3 线线 8 线译码器线译码器 74LS138 为例说明。为例说明。87 输入三位二进制代码:输入三
53、位二进制代码:ABC,输出八个信号低电平有,输出八个信号低电平有效:效:现以现以 3 8 线译码器线译码器 74LS138 为例说明。为例说明。70 YY其余输出为其余输出为 1, , 00 YABC = 000 时,时,1. 译码器的状态表译码器的状态表 输输 入入 输输 出出A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 10Y1Y2Y3Y4Y5Y6Y7Y0 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11
54、 1 1 1 1 1 0 11 1 1 1 1 1 1 02. 译码器逻辑式译码器逻辑式CBAY 2CBAY 0BCAY 3CBAY 1881C AAB 11B C &. .&当当 S1 = 1、S2= S3 = 0 时,才正常译码。时,才正常译码。S1S2S313. 译码器逻辑图译码器逻辑图ABC0Y1Y7Y893. 译码器逻辑图译码器逻辑图都输出高电平。都输出高电平。译码器才正常译码;否则不论译码器才正常译码;否则不论 ABC 为何值,为何值,S3 S2 S1 为三个使能输入端,为三个使能输入端, 只有当它们分别为只有当它们分别为0、0、1,70 YY13.7.2 二二十进制显示译码器十进
55、制显示译码器1. 半导体数码管半导体数码管901. 半导体数码管半导体数码管abfgecdf g a be d c +a b c d e f ga b c d e f g+ + +共阴极接法共阴极接法共阳极接法共阳极接法912. 七段显示译码器七段显示译码器 七段显示译码器的功能是把七段显示译码器的功能是把 8421 二二十进制代码十进制代码译成对应于数码管的七个字段信号,驱动数码管显示出译成对应于数码管的七个字段信号,驱动数码管显示出相应的十进制数码。相应的十进制数码。 74LS247 译码器接共阳极数码管。它有四个输入端译码器接共阳极数码管。它有四个输入端A0,A1,A2,A3 和七个输出
56、端和七个输出端 。gfedcba三个输入控制端:三个输入控制端:BI:灭灯输入端灭灯输入端,当它等于零时,数码管各段均熄灭。,当它等于零时,数码管各段均熄灭。LT :试灯输入端,当试灯输入端,当 BI = 0,LT = 0 时,数码管显示时,数码管显示 8。RBI:灭零输入端,当灭零输入端,当 BI = 1,LT = 1,RBI = 0,只有当只有当 A3 A0 均为零均为零,数码管,数码管各段均熄灭。用来消除无效各段均熄灭。用来消除无效 0。9274LS247 七段字形显示译码器的状态表七段字形显示译码器的状态表A3 A2 A1 A0 显示显示字形字形0 0 0 00 0 0 0 0 0 1
57、0 0 0 11 0 0 1 1 1 1.1 0 0 00 0 0 0 0 0 01 0 0 10 0 0 1 0 0 0abcdefg93A3A2A1A0abcdefg+5 V74LS247共阳极数码管共阳极数码管A3A2A1A074LS247 与数码管的连接与数码管的连接abcdefgRBILTBIR来来自自计计数数器器94时序逻辑电路数字电路中,如任一时刻的稳定输出不仅取决数字电路中,如任一时刻的稳定输出不仅取决于该时刻的输入,而且还和电路原来的状态有于该时刻的输入,而且还和电路原来的状态有关,这类电路就叫时序逻辑电路。关,这类电路就叫时序逻辑电路。组合逻辑电路触发器同步时序电路同步时序
58、电路:如触发器受同一时:如触发器受同一时钟钟CP控制,其状态更新是同步的。控制,其状态更新是同步的。异歩时序电路异歩时序电路:电路中,有的触发电路中,有的触发器受时钟器受时钟CP控制,有的则受其它触控制,有的则受其它触发器的输出信号控制,其发器的输出信号控制,其状态状态更新更新有先有后,不同在有先有后,不同在CP下动作。下动作。95触发器是构成时序逻辑电路的基本逻辑部件。触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态:它有两个稳定的状态:0状态和状态和1状态;状态; 在不同的输入情况下,它可以被置成在不同的输入情况下,它可以被置成0状态或状态或1状态;状态; 当输入信号消失后,所
59、置成的状态能够保持不当输入信号消失后,所置成的状态能够保持不变。变。所以,触发器可以所以,触发器可以记忆记忆1位二值信号。根据位二值信号。根据逻辑功逻辑功能能的不同,触发器可以分为的不同,触发器可以分为RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T和和 T 触发器;按照触发器;按照结构形式结构形式的不同,的不同,又可分为基本又可分为基本RS触发器、同步触发器、主从触发触发器、同步触发器、主从触发器和边沿触发器器和边沿触发器。96& QQ Q Q(a) 电路组成(b) 逻辑符号 SD RD SD RD1 RS触发器触发器电电路路组组成成和和逻逻辑辑符符号号信号输入端,低电平有效。信
60、号输入端,低电平有效。信号输出端,信号输出端,Q=0、 Q=1的状态称的状态称0状状态,态,Q=1、 Q=0的状态称的状态称1状态,状态,97DR DSQ & QQ SD RD工作原理工作原理10010 1098& QQ SD RD0110DR DSQ 0 101 0199DR DSQ 0 101 01& QQ SD RD11101 1不变10100& QQ SD RD00110 0不定DR DSQ 0 101 011 1不变约束条件01RSQRSQnn101功功能能表表DR DSQ功 能0 00 11 01 1不 定01不 变不 允 许置0置1保 持102基本基本RS触发器的特点触发器的特点
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 代理装修设计合同范本
- vr全景制作合同范本
- 光热分包合同范本
- 运动休闲服装项目可行性研究报告
- 2025年度建设工程交易服务中心建筑拆除工程合同
- 分期货款合同范例
- 劳务及销售合同范本
- 乙方包工合同范例
- 2025年度野生菌类采集与保护利用合同
- 保护乙方施工合同范例
- 改革开放的历程(终稿)课件
- 职位管理手册
- IPQC首检巡检操作培训
- 餐饮空间设计课件ppt
- 肉制品加工技术完整版ppt课件全套教程(最新)
- (中职)Dreamweaver-CC网页设计与制作(3版)电子课件(完整版)
- 新部编版四年级下册小学语文全册课件PPT
- 行政人事助理岗位月度KPI绩效考核表
- 主动脉夹层的护理-ppt课件
- 纪检监察机关派驻机构工作规则全文详解PPT
- BP-2C 微机母线保护装置技术说明书 (3)
评论
0/150
提交评论