第7章集成触发器16.3

1、1第第7 7章章 集成触发器集成触发器 FF重点重点：7.3 节节22 22022-3-16 触发器就是一种具有记忆功能，能够存储一位二进制触发器就是一种具有记忆功能，能够存储一位二进制数字信息的双稳态电路。数字信息的双稳态电路。 按逻辑功能特性，触发器可分为：按逻辑功能特性，触发器可分为：RS 触发器、触发器、D 触触发器发器、JK 触发器触发器、T 触发器、触发器、T 触发器。触发器。 按电路组成结构，触发器可分为：基本触发器、钟控按电路组成结构，触发器可分为：基本触发器、钟控触发器、主从触发器和触发器、主从触发器和边沿触发器边沿触发器。集成触发器概述集成触发器概述重点重点：边沿边沿 D

2、触发器触发器，边沿边沿 JK 触发器触发器 另外，按触发方式不同，触发器可分为：电平触发器、另外，按触发方式不同，触发器可分为：电平触发器、主从触发器主从触发器和和边沿触发器边沿触发器。3 触发器有两个（也只能有两个）稳定的状态，用来表触发器有两个（也只能有两个）稳定的状态，用来表示逻辑状态的示逻辑状态的 0 和和 1 ，或二进制数的，或二进制数的 0 和和 1 。 在输入信号作用下，它可以从一个状态转换成另一个在输入信号作用下，它可以从一个状态转换成另一个状态，或保持原有状态不变，可以被设置成这两个状态中状态，或保持原有状态不变，可以被设置成这两个状态中的任意一个，即置的任意一个，即置 0

3、或或 1 。 当输入信号消失后，所设置的状态又能够保持不变，当输入信号消失后，所设置的状态又能够保持不变，即具有记忆（存储）功能。即具有记忆（存储）功能。这是其主要特点这是其主要特点。触发器有记忆功能，因此，触发器有记忆功能，因此，由它构成的由它构成的时序电路时序电路在在某时刻的输出不仅取决于该时刻的输入，还与电路原来某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关状态有关；而门电路无记忆功能，由它构成的；而门电路无记忆功能，由它构成的组合电路组合电路在某时刻的输出完全取决于该时刻的输入，与电路原来在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。状态无关。4 基本基本RS 触

4、发器触发器 (Basic Flip Flip，简写，简写FF) 是各种触是各种触发器中结构最简单的一种。该触发器电路可用两个与非门或发器中结构最简单的一种。该触发器电路可用两个与非门或两个或非门通过交叉耦合构成。它是构成各种功能触发器的两个或非门通过交叉耦合构成。它是构成各种功能触发器的基本单元。基本单元。基本基本 RS 触发器电路结构触发器电路结构57.1.1 基本基本RS触发器电路组成和工作原理触发器电路组成和工作原理 1. 电路图和逻辑符号电路图和逻辑符号 触发器的触发器的“0”态：态：Q0, Q1触发器的触发器的“1”态：态：Q1, Q0G1SDRD&G2QQ输入端：输入端：S

5、D、RD输出端：输出端：Q、 Q也称激励端。也称激励端。互补输出。互补输出。触发器有两个状态：触发器有两个状态：6SDRDQQRS 当输入信号发生变化时，触发器当输入信号发生变化时，触发器从一个稳定状态转换到另一个稳定从一个稳定状态转换到另一个稳定状态，因此，引入状态，因此，引入两个概念两个概念：nnQ,Q现在状态现在状态(现态现态)1n1nQ,Q下一状态下一状态(次态次态)前稳定状态前稳定状态新稳定状态新稳定状态7DDSR ,1.nQ设设 Qn 0， 11nQ则则Qn+1 =0, = 1 。nnnnQQ, QQ11称触发器处于称触发器处于保持保持（记忆）状态。（记忆）状态。触发器状态不变，即

6、触发器状态不变，即 11nQ设设 Qn 1， 01nQ则则Qn+1 =1, = 0 。2. 基本触发器工作原理基本触发器工作原理G1SDRD&G2QQ= 11 常表示常表示无输入信号无输入信号，因此，状态不变。，因此，状态不变。DDSR ,= 1 1 时，时，8= 0 1 时，时，DDSR ,2.1 011nnQ,Q 称触发器处于称触发器处于置置 0（复位）状态。（复位）状态。通常称通常称 RD 称为称为置置 0 端或复位（端或复位（RESET）端。）端。不论触发器原来处于什么不论触发器原来处于什么状态：状态： 其次态一定为其次态一定为 0 , 即即 1001低电平有效低电平有效G1S

7、DRD&G2QQ9= 1 0 时，时，DDSR ,3. 称触发器处于称触发器处于置置 1（置位）状态。（置位）状态。通常称通常称 SD 称为称为置置 1 端或置位（端或置位（SET）端。）端。不论触发器原来处于什么不论触发器原来处于什么状态：状态： 其次态一定为其次态一定为 1 , 即即 10100 111nnQ,Q低电平有效低电平有效G1SDRD&G2QQ10= 0 0 时，时，DDSR ,4. 此时破坏了触发器正常工此时破坏了触发器正常工作时的作时的互补输出互补输出关系，从而导关系，从而导致触发器失效。而且还可能出致触发器失效。而且还可能出现现 “不定现象不定现象” 。因此

8、，这。因此，这种输入情况是不允许出现的。种输入情况是不允许出现的。0011 不定现象：不定现象： 同时由同时由 00 11 转换时发生，转换时发生， 即输出状态无法确定。即输出状态无法确定。DDSR ,G1SDRD&G2QQ1 111nnQ,Q11 综上所述，基本综上所述，基本RS触发器具有置触发器具有置 0、置、置 1 和保持的三种和保持的三种逻辑功能，通常称逻辑功能，通常称SD为低电平有效置为低电平有效置 1 端或置位端或置位(SET)端；端；RD称为低电平运行置称为低电平运行置 0 端或复位端或复位(RESET)端。端。 因此，基本因此，基本RS触发器又称为触发器又称为置位置位-

9、复位触发器复位触发器。 其其基本特性基本特性： 具有两个稳定状态，可分别用来表示二进制数的具有两个稳定状态，可分别用来表示二进制数的0和和1； 在外信号作用下，两个稳定状态可相互转换，外信号消在外信号作用下，两个稳定状态可相互转换，外信号消 失后，已转换的状态可长期保留，因此，触发器可用来失后，已转换的状态可长期保留，因此，触发器可用来 长期保存一位二进制信息。长期保存一位二进制信息。 状态转换时刻和方向同受输入信号状态转换时刻和方向同受输入信号RD、SD控制，为控制，为异步异步 时序电路时序电路。12 特性表特性表 描述描述 7.1.2 基本触发器描述方法基本触发器描述方法 1 触发器的逻辑

10、功能通常可以用触发器的逻辑功能通常可以用状态转移真值表状态转移真值表（状（状态表）、态表）、特征方程特征方程（状态方程）、（状态方程）、状态转移图状态转移图、激励表激励表和和工作波形工作波形等形式来描述。只要知道其中之一，便可知等形式来描述。只要知道其中之一，便可知触发器的逻辑功能，而且可以很方便地得到其余几种。触发器的逻辑功能，而且可以很方便地得到其余几种。 指触发器次态与输入信号和电路原有状态（现态）指触发器次态与输入信号和电路原有状态（现态）之间关系的真值表。之间关系的真值表。13100不允许不允许000111100111101100101100010Qn1QnSDRD不允许不允许00Q

11、n11101010Qn1SDRD简化状态转移表简化状态转移表 状态转移真值表：状态转移真值表：不定现象不定现象发生的时刻发生的时刻:输入输入00到到11 状态转移真值表是将触发器的次态、现态以及输入信号之间的逻辑状态转移真值表是将触发器的次态、现态以及输入信号之间的逻辑关系用表格的形式表示出来。关系用表格的形式表示出来。置置0置置1保持保持14110100RD SDQn00 01 11 1001nDDnQRSQ11DDRS(约束条件约束条件)100不允许不允许000111100111101100101100010Qn1QnSDRD基本触发器特性表基本触发器特性表 特征方程是描述触发器逻辑功能特

12、征方程是描述触发器逻辑功能的函数表达式。的函数表达式。两个输入端至少两个输入端至少一个端输入一个端输入“1”2特性方程特性方程 描述描述 15 状态转移图是触发器逻辑状态转移图是触发器逻辑功能的图形表达方式。功能的图形表达方式。100不允许不允许000111100111101100101100010Qn1QnSDRD基本触发器特性表基本触发器特性表3状态转换图状态转换图 01RD=1SD=0RD=0SD=1RD=SD=1RD=1SD=状态转换图状态转换图 描述描述 164时序图时序图 描述描述 DRDSQQ 工作波形又称时序图，它反映了触发器输出状态随工作波形又称时序图，它反映了触发器输出状态

13、随时间时间和和输入信号输入信号变化的规律，是实验中可观察到的波形。变化的规律，是实验中可观察到的波形。0101110110100101001111不定不定不定不定101000110101输出波形确定输出波形确定17波形分析举例波形分析举例 例例 设下图中触发器初始状态为设下图中触发器初始状态为 0，试对应输入波形，试对应输入波形 画出画出 Q 和和 Q 的波形。的波形。解：解：保持保持初态为初态为0，故，故保持为保持为0。置置 0 保持保持QQ置置 1QQSDRDSRSDRD18基本基本RS触发器组成的触发器组成的3人抢答电路人抢答电路 K为复位键，为复位键，KA、 KB、 KC为三人抢答按钮

14、为三人抢答按钮V&KAAW330SRKSRSRQA+5OAUW330W330KBKCQBQCFAFBFCGAGBGCOBUOCUDADBDC19 基本基本 RS 触发器，只要输入信号发生变化，其状态触发器，只要输入信号发生变化，其状态就会根据它的逻辑功能发生相应的变化。但在数字系统就会根据它的逻辑功能发生相应的变化。但在数字系统中，为协调各部分的动作，常要求某些触发器中，为协调各部分的动作，常要求某些触发器在同一时在同一时刻动作刻动作。为此，必须引入。为此，必须引入同步脉冲同步脉冲，使这些触发器只在，使这些触发器只在同步脉冲作用下才按输入信号改变状态，而在没有同步同步脉冲作用下才按输入

15、信号改变状态，而在没有同步脉冲输入时，触发器状态保持不变。通常把这个同步脉脉冲输入时，触发器状态保持不变。通常把这个同步脉冲称为冲称为时钟脉冲时钟脉冲，用，用 CP 表示。这种具有时钟脉冲控制表示。这种具有时钟脉冲控制的触发器称为的触发器称为时钟触发器时钟触发器，又称为同步触发器。，又称为同步触发器。 时钟脉冲：是一个按一定电压幅度，一定时间间隔时钟脉冲：是一个按一定电压幅度，一定时间间隔连续发出的脉冲信号。其参数包括周期和频率。连续发出的脉冲信号。其参数包括周期和频率。207.2.1 同步同步(钟控钟控) RS 触发器触发器 电路图和电路图和 逻辑符号逻辑符号 在基本在基本 RS 触发器的输

16、入端之前上加入触发器的输入端之前上加入 触发导引电触发导引电路路构成了钟控构成了钟控 RS 触发器。触发器。R 和和 S 为高电平有效的输入端，为高电平有效的输入端，CP 为高电平有效的时钟控制端。为高电平有效的时钟控制端。QQSRCP1S1RC1QQ&3GG4G1G2SCPSdRd&RLJ621 工作原理工作原理 由电路图可知，基本由电路图可知，基本 RS 触发器触发器的输入为：的输入为：CPRRCPSSDD 当当CP0时时: SD1, RD 1。 G3 和和 G4 被封锁，输入信号被封锁，输入信号 R 和和 S 不起作用。基本不起作用。基本 RS 触触发器状态保持，发器状态

17、保持，不工作不工作;当当CP1时：时： SDS，RD R G3和和G4 解除封锁，将输入信号解除封锁，将输入信号R 和和 S 取非后送至基取非后送至基本本 RS 触发器的输入端。触发器可能发生状态转移，触发器的输入端。触发器可能发生状态转移，是触是触发器的工作时间发器的工作时间。QQ&3GG4G1G2SCPSdRd&R22 特性特性 方程：方程：11DDnDDnRSQRSQ当当CP1时：时： SDS，RD R基本基本RS触发器触发器输入输入 S、R 仍然在约束仍然在约束01RSQRSQnn11RSQRSQnn同步同步RS触发器触发器即即 S和和R 不能同时为不能同时为 1 。2

18、3不允许不允许11Qn00110001Qn1SR 状态转移表状态转移表 状态转移真值表：状态转移真值表：不定现象发生的时刻：不定现象发生的时刻：输入同时输入同时11到到00不允许不允许00Qn11101010Qn1SDRD简化状态转移表简化状态转移表不定现象发生的时刻：不定现象发生的时刻：输入同时输入同时00到到11即：即： S = SD，R = RD 当当CP1时：时： SDS，RD R 所以，同步所以，同步RS触发器也具有置触发器也具有置0、置、置1和保持的三种逻辑和保持的三种逻辑功能，通常称功能，通常称S为高电平有效置为高电平有效置1端或置位端或置位(SET)端；端；R称为高称为高电平有

19、效置电平有效置0端或复位端或复位(RESET)端。端。24状态转移图：状态转移图：上沿触发上沿触发 在在CP = 1的期间接受输入信号的的期间接受输入信号的 改变而触发的工作方式叫上沿触发。改变而触发的工作方式叫上沿触发。 触发方式：触发方式：当当CP1时：时：S = SD，R = RD 01RD=1SD=0RD=0SD=1RD=SD=1RD=1SD=01R = 0, S = 1R = 1, S = 0R=S = 0R = 0S =高电平有效高电平有效25QQSRCP1S1RC1 工作波形（时序图工作波形（时序图) )：转移转移转移转移保持保持保持保持CP1时，可能转移；时，可能转移；CP =

20、 = 0时，保持不变，维持时，保持不变，维持CP = = 1 最后时刻的最后时刻的Q值。值。267.2.2 同步同步(钟控钟控) D 触发器触发器 电路结构：电路结构： 在同步在同步 R-S 触发器触发器的输入端的输入端 R 和和 S 之间连之间连接一个非门，使接一个非门，使 R 和和 S 互反。这样除了时钟控互反。这样除了时钟控制端之外，触发器只有制端之外，触发器只有一个输入信号，通常表一个输入信号，通常表示为示为 D，这种触发器称，这种触发器称为钟控为钟控 D 触发器。触发器。1DC1QQDCP1QQ&3GG4G1G2DSRCPSdRd 在由于在由于 R 和和 S 互反，不可能同时

21、为互反，不可能同时为1，D 触发器触发器没有约束条件。且：没有约束条件。且：S = D ，R = D 。27当当CP0时：时： SD1，RD 1 触发器状态保持；触发器状态保持； 特性方程：特性方程：当当CP1时：时：当当CP1时：时： SDD，RD D 触发器状态转移。触发器状态转移。 由于由于 D 触发器的下一状态始终和触发器的下一状态始终和 D 输入一致，因输入一致，因此，又称此，又称 D 触发器为触发器为锁存器锁存器或或延迟延迟触发器。触发器。nnQRSQ1同步同步RS触发器触发器DDQDQnn1同步同步D触发器触发器无约束无约束28 特性表和状态转换图：特性表和状态转换图：DQn1

22、Q 由状态转移表可见：由状态转移表可见：D 触发触发器的输出完全由输入信号确定，器的输出完全由输入信号确定，只有只有置置0和置和置1两种逻辑功能两种逻辑功能，无保持功能。无保持功能。CP D QnQn+1说说 明明0 QnCP=0时时,维持现状维持现状100CP=0时时,输出状态输出状态和和D相同。相同。11DQn+1001101D=1D=0D=0D=1297.2.3 同步同步(钟控钟控)JK触发器触发器 电路结构：电路结构： 在同步在同步RS触发器的输触发器的输出端与输入端之间加入两出端与输入端之间加入两条反馈电路，构成钟控条反馈电路，构成钟控JK触发器。这是触发器。这是克服同步克服同步RS

23、触发器在触发器在R=S=1时出现不时出现不定态定态的另一种方法。的另一种方法。LJ20QQ&3GG4G1G2JCPSdRd&K1KC1QQK CP1JJ当当CP=0时，时，G3、G4 封锁，触发器保持原状态不变；封锁，触发器保持原状态不变；当当CP=1时，时，G3、G4 解除封锁，输入解除封锁，输入J、K端的信号端的信号 可控制触发器的状态。可控制触发器的状态。30输入输入 J 和和 K 无约束无约束 特性方程：特性方程：nnnnnnnnnQKQJQQKQJQKQQJQ )( 11 nnnnDDQKQJKQQJRS当当CP1时：时： SDJ Qn，RD KQn11DDnDDnR

24、SQRSQQ31nnnQKQJQ1nnn1nQQ 1 Q1Q 1 :时当例如KJ 由此可见，钟控由此可见，钟控 JK 触发器除了具有置触发器除了具有置 0、置、置 1 和保持的逻辑功能外，新增加了和保持的逻辑功能外，新增加了翻转翻转功能。功能。 特性表和状态转换图：特性表和状态转换图：CPJKQnQn+1说说 明明0Qn保保 持持100Qn保保 持持010置置 0101置置 111Qn翻翻 转转JKQn+100Qn01010111Qn01J = 1, K =J =, K = 1J = 0K =J = K = 0327.2.4 同步同步T 和和T 触发器触发器 1. 同步同步 T 触发器触发器

25、将钟控将钟控 JK 触发器两个触发器两个输入端输入端 J 和和 K 相连并改作相连并改作 T，作为输入端，便构成，作为输入端，便构成了钟控了钟控T触发器。触发器。1KC1QQK CP1JJTCP1TC1QQTCP当当 CP1 时：时：nnnQKQJQ1 QnnnQTQTQ1 Qn1Qn0Qn+1T由此可见，钟控由此可见，钟控 T 触发器只有保持和翻转两项功能。触发器只有保持和翻转两项功能。01T = 1T=0T = 1T=033上沿触发上沿触发：当当CP0时，触发器状态保持；时，触发器状态保持； 当当CP1时，触发器的状态转移；时，触发器的状态转移； 也称为：计数器型触发器也称为：计数器型触发

26、器; 二分频计数器二分频计数器。将输入端将输入端 J、K 相连并改作相连并改作1；nnnnQQKQJQ1CPQ2. 钟控钟控T触发器触发器注意：注意：实际生产的集成触发器中没有实际生产的集成触发器中没有T触发器，需要使用时触发器，需要使用时 利用利用 JK 触发器或触发器或 D 触发器来改接。触发器来改接。1KC1QQK CP1JJ 1 CP1TC1QQT=1 CP347.2.5 同步触发器的问题同步触发器的问题 钟控触发器均由钟控触发器均由 4 个与非门组成。个与非门组成。当钟控信号为低电平当钟控信号为低电平(CP=0)时触发时触发器不接收输入激励信号，状态保持器不接收输入激励信号，状态保持

27、不变；当钟控信号为高电平不变；当钟控信号为高电平(CP=1)时触发器接收输入激励信号，状态时触发器接收输入激励信号，状态发生转移，称这种钟控方式为发生转移，称这种钟控方式为电平电平触发方式触发方式。 对于这种触发方式，前面讨论时都没有考虑在约定对于这种触发方式，前面讨论时都没有考虑在约定电平期间，控制端的电平期间，控制端的输入信号多次发生变化输入信号多次发生变化的情况。的情况。QQ&3GG4G1G2JCPSdRd&K35CP1的持续时间过长，但的持续时间过长，但J、K没有发生变化没有发生变化 空翻现象空翻现象 为避免多次翻转和空翻现象发生，为避免多次翻转和空翻现象发生，CP1的

28、持续时间的持续时间 tCPH 应当限制。但是，不是根本的办法。应当限制。但是，不是根本的办法。钟控钟控 JK 触发器的波形触发器的波形CP1的持续时间过长，且的持续时间过长，且J、K发生变化发生变化 多次翻转现象多次翻转现象JK发生变化发生变化J=K=1(不变不变)CPJKQ36边沿触发器边沿触发器 仅仅在仅仅在时钟时钟 CP 的上升沿或下降沿的上升沿或下降沿时刻才时刻才接收输入激励信号，并对其做出响应，完全克服了钟接收输入激励信号，并对其做出响应，完全克服了钟控触发器的控触发器的多次翻转现象多次翻转现象和和空翻现象空翻现象。分类：分类：时钟时钟CP的上升沿（的上升沿（前沿前沿）触发）触发电路

29、电路结构结构时钟时钟CP的下降沿（的下降沿（后沿后沿）触发）触发 所以，在所以，在时钟时钟 CP = 0 或或 CP = 1 期间，以及在期间，以及在 CP的非约定跳变时刻，触发器不接收输入激励信号，当的非约定跳变时刻，触发器不接收输入激励信号，当然也就不存在触发器输出状态的改变。因而，边沿触然也就不存在触发器输出状态的改变。因而，边沿触发器是电气性能最好，应用最多，最实用的触发器。发器是电气性能最好，应用最多，最实用的触发器。边沿触发器才满足了触发器的主要特点边沿触发器才满足了触发器的主要特点.377.3.1 边沿边沿 JK 触发器触发器 书上图书上图7-18所示为下降沿触发的所示为下降沿触

30、发的JK 触发器逻辑电触发器逻辑电路，它是利用内部各路，它是利用内部各逻辑门传输延迟时间差异逻辑门传输延迟时间差异构成的。构成的。 图中两个图中两个与或非门与或非门构成基本构成基本RS触发器，两个触发器，两个与非与非门门构成触发导引电路，构成触发导引电路，RD和和SD分别为分别为低电平低电平直接置直接置 0和置和置 1 输入端，分别被称为异步置输入端，分别被称为异步置 0 端和异步置端和异步置 1 端端,或称清除端和置位端。或称清除端和置位端。 图图7-18 所示电路要实现正确的逻辑功能，必须保所示电路要实现正确的逻辑功能，必须保证两个证两个与非门的平均延迟时间大于基本与非门的平均延迟时间大于

31、基本RS触发器的平触发器的平均延迟时间均延迟时间，这一点在制造时一般已经给予满足。，这一点在制造时一般已经给予满足。38边沿边沿 JK 触发器电路、符号触发器电路、符号1SD1S 1&AB1CDR3GG4G2CPKJRDG1 1&QQ触发导引电路基本RS触发器QJQCP KSDRD异步端异步端低低电平有效电平有效QJQCP KSDRD异步端异步端高高电平有效电平有效39下降沿触发下降沿触发上升沿触发上升沿触发有效边沿有效边沿 JK 触发器及特性方程触发器及特性方程2CP出发出发的边沿的边沿JK 触发器触发器 QJQCP KC11K1JQJQCP KC11K1JCP出发出发的边沿

32、的边沿 JK 触发器触发器 Q n+1 = JQ n +KQ nCPQ n+1 = JQ n +KQ nCP40异步端低电平下降边沿异步端低电平下降边沿 JK 触发器功能表触发器功能表341QnQn1111010111101011QnQn001101011010Qn+1Qn+1KJCPSDRD输出输出输输 入入Q n+1 = JQ n +KQ nCP状态方程状态方程:CPJKQQ&RDSD逻辑符号逻辑符号下降沿触发下降沿触发集成边沿集成边沿 JK 触发器触发器74LS112442边沿边沿JK触发器的波形：触发器的波形：由图可见，在由图可见，在RD=SD=1时，触发器的次态仅仅取决于时，

33、触发器的次态仅仅取决于CP 到达到达前一时刻前一时刻J，K以及以及Qn的取值。的取值。动作过程见下页。动作过程见下页。01 0101001 1111 0清清零零543CPRDSDJKQ下降沿下降沿触发的触发的边沿触边沿触发器工发器工作过程作过程下降沿触发失效下降沿触发失效考核内容之一考核内容之一 LJ63447.3.2 边沿边沿 D 触发器触发器 上升沿触发的维持上升沿触发的维持-阻塞阻塞 D 触发器电路如图触发器电路如图7-22所示。所示。这个电路是在同步这个电路是在同步 D 触发器基础上，增加置触发器基础上，增加置0维持、置维持、置1维持、置维持、置0阻塞、置阻塞、置1阻塞四根反馈线构成的

34、。阻塞四根反馈线构成的。1电路结构、逻辑符号和特性方程电路结构、逻辑符号和特性方程 因此，维持因此，维持-阻塞阻塞 D 触发器的逻辑功能与同步触发器的逻辑功能与同步 D 触发触发器的功能相同，因此，特性表和真值表也相同。区别在于器的功能相同，因此，特性表和真值表也相同。区别在于维持维持-阻塞阻塞 D 触发器只有在触发器只有在 CP 上升沿到达时刻才有效。上升沿到达时刻才有效。 因此，维持因此，维持阻塞触发器是利用了阻塞触发器是利用了4条反馈线的直流条反馈线的直流反馈原理来实现边沿触发的。反馈原理来实现边沿触发的。(自学自学)45&G2GG3G4G5G6Q3Q4Q5Q61L2L4L3L1

35、&DCPQQQDQCP1DC1上升沿触发上升沿触发Q n+1 = D CPQDQCP1DC1下降沿触发下降沿触发Q n+1 = D CP46执行执行 Qn+1 = D1111在在 CP 时刻时刻0011Qn111保持不变保持不变Qn011禁禁 用用不定态不定态00异步置异步置 1101异步置异步置 0010说说 明明Qn+1DCPSDRD具有异步端具有异步端边沿边沿 D 触发器触发器2集成边沿集成边沿 D 触发器触发器74LS74符号、功能表符号、功能表C11DQQRDSDCPD47011111001101011010Qn+1Qn+1DCPSDRD输出输出输输 入入边沿边沿 D 触发器

36、功能表触发器功能表维持阻塞维持阻塞 D 触发器触发器Q n+1 = D CP状态方程状态方程逻辑符号逻辑符号CPQQ&RDSDD上降沿触发上降沿触发48维持阻塞维持阻塞 D 触发器的工作波形触发器的工作波形 注意：在注意：在RD=SD=1时，触发器的次态仅仅取决于时，触发器的次态仅仅取决于CP 到达到达前一时刻前一时刻D的取值。的取值。动作过程见下页。动作过程见下页。CPRDSDD考核内容之一考核内容之一 LJ65Q49上学期考题上学期考题 已知输入已知输入A和和CP脉冲，对如图所示电路脉冲，对如图所示电路, 画出画出Q的输出波形，设的输出波形，设Q的初始状态均的初始状态均0。解：解：

37、AQAAQDnnCPA1D Q C1 Q&1CPCPACPDQn 1Q的输出波形见下页的输出波形见下页A50CP上升沿上升沿AQ2CPAQn151(1) 弄清弄清时钟触发沿时钟触发沿是上升沿还是下降沿？是上升沿还是下降沿？(2) 弄清有无异步输入端？弄清有无异步输入端？异步置异步置 0 端和异步置端和异步置 1 端端是是 低电平有效还是高电平有效？低电平有效还是高电平有效？(4) 边沿触发器的逻辑功能和特性方程与同步触发器的边沿触发器的逻辑功能和特性方程与同步触发器的相同，但触发方式不一样，因此，它们的逻辑功能相同，但触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触

38、发器的逻辑功和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿能和特性方程只在时钟的上升沿(或下降沿或下降沿)成立。成立。(3) 异步端不受时钟异步端不受时钟 CP 控制，将直接实现置控制，将直接实现置 0 或置或置 1。触发器工作时，应保证异步端接非有效电平。触发器工作时，应保证异步端接非有效电平。注意注意52 前面介绍了几种逻辑功能不同的触发器，但现在市场上前面介绍了几种逻辑功能不同的触发器，但现在市场上出售的集成触发器大多是出售的集成触发器大多是D触发器和触发器和JK触发器。这是因为触发器。这是因为D下触发器对于单端信号输入时使用最为方便，而下触发器对于单端信号输入

39、时使用最为方便，而JK触发器触发器的逻辑功能最为完善。实际工作中，我们经常需要利用手中的逻辑功能最为完善。实际工作中，我们经常需要利用手中现有的触发器完成其他触发器的逻辑。现有的触发器完成其他触发器的逻辑。 触发器转换常用的方法有公式法和图表法两种。触发器转换常用的方法有公式法和图表法两种。 公式法转换公式法转换 分别写出转换前后触发器的特性方程，分别写出转换前后触发器的特性方程， 比较触发器的特性方程，求出转换电路的逻辑表达式，比较触发器的特性方程，求出转换电路的逻辑表达式， 画出逻辑电路图。画出逻辑电路图。53 JK D JK T 因此，令因此，令 J = K = D 已知：已知：Qn+1

40、 = JQn + KQn而而 Qn+1 = D = DQn + DQnQDQCPC11K1J1而而 Qn+1 = TQ + TQ 因此，令因此，令 J = K = TQTQCPC11K1J JK T154 D JK 已有已有 Qn+1 = D欲得欲得 Qn+1 = JQn + KQn因此，令因此，令nnQKQJD D TnQT 因此，令因此，令 D =1JKCP1DC1QQ&1 nQT 而而 Qn+1 = TQ + TQ = TCPQQ1DC1=1 D T?552. 图表法转换图表法转换根据期待触发器的特性表和已有触发器的驱动表列出根据期待触发器的特性表和已有触发器的驱动表列出转换电路

41、的真值表转换电路的真值表根据真值表求出转换电路的逻辑表达式根据真值表求出转换电路的逻辑表达式 画出逻辑电路图画出逻辑电路图 下面要求用下面要求用T触发器实现触发器实现JK触发器。触发器。56T-JK触发器功能转换表触发器功能转换表( ,)T J K QJKQJKQJKQJKQJQKQJQ KQ由表可得由表可得T转换为转换为JK的逻辑图的逻辑图JKQnQn+1T0000001101000110100110111101111000011011JQQCPK&1 1T T1C&57本章作业本章作业题题7-1 题题7-4题题7-5题题7-6题题7-7题题7-10题题7-1158一、填空题

42、一、填空题 (2分分) 3. JK触发器的现态触发器的现态Qn=1时，在触发器输入时，在触发器输入J和和K的的4种组合中，能使输出种组合中，能使输出Qn+1=1的输入是的输入是 J= , K= 和和J= , K= 。8. 在在 CP=1 期间激励信号发生多次变化时，主从期间激励信号发生多次变化时，主从 JK 触发触发器会出现器会出现 现象，而引入边沿现象，而引入边沿 JK 触发器触发器可以解决此问题，试写出上升沿触发的可以解决此问题，试写出上升沿触发的 JK 触发器的特触发器的特 征方程征方程 。一次翻转一次翻转 Qn+1 n+1 = JQn n + KQn n CP6. 钟控钟控RS触发器的状态方程为触发器的状态方程为 ，约束，约束条件为条件为 。SR = 0Qn+1 n+1 = S + RQn n0 01 059二、单项选择题二、单项选择题 (2分