![半导体存储器_第1页](http://file3.renrendoc.com/fileroot_temp3/2022-3/16/562688bb-45c9-40fe-bc44-00c28027c99f/562688bb-45c9-40fe-bc44-00c28027c99f1.gif)
![半导体存储器_第2页](http://file3.renrendoc.com/fileroot_temp3/2022-3/16/562688bb-45c9-40fe-bc44-00c28027c99f/562688bb-45c9-40fe-bc44-00c28027c99f2.gif)
![半导体存储器_第3页](http://file3.renrendoc.com/fileroot_temp3/2022-3/16/562688bb-45c9-40fe-bc44-00c28027c99f/562688bb-45c9-40fe-bc44-00c28027c99f3.gif)
![半导体存储器_第4页](http://file3.renrendoc.com/fileroot_temp3/2022-3/16/562688bb-45c9-40fe-bc44-00c28027c99f/562688bb-45c9-40fe-bc44-00c28027c99f4.gif)
![半导体存储器_第5页](http://file3.renrendoc.com/fileroot_temp3/2022-3/16/562688bb-45c9-40fe-bc44-00c28027c99f/562688bb-45c9-40fe-bc44-00c28027c99f5.gif)
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、第七章第七章 半导体存储器半导体存储器半导体存储器是能存储大量二值信息的半导体器件。半导体存储器是能存储大量二值信息的半导体器件。存储器性能指标:存储容量(存储器性能指标:存储容量(109位位/片)、存取速度(片)、存取速度(10ns)半导体存储器分类半导体存储器分类从存取功能分:只读存储器从存取功能分:只读存储器ROM、随机存储器、随机存储器RAM只读存储器:掩模只读存储器:掩模ROM 、PROM可编程只读存储器、可编程只读存储器、 EPROM可擦除可编程只读存储器可擦除可编程只读存储器随机存储器:静态随机存储器:静态RAM(SRAM)、)、 动态动态RAM(DRAM)从制造工艺分:双极型和
2、从制造工艺分:双极型和MOS(CMOS)型型7.1只读存储器(只读存储器(ROM)1掩模掩模ROM存储数据在出厂时已经固化在掩模板里,只能读出。存储数据在出厂时已经固化在掩模板里,只能读出。 ROM的电路结构:的电路结构:3部分:存储矩阵、地址译码器和输出缓冲器。部分:存储矩阵、地址译码器和输出缓冲器。存储矩阵:由许多存储单元排列组成,存储单元可以存放存储矩阵:由许多存储单元排列组成,存储单元可以存放1位二值代码,位二值代码,每一个或每一组存储单元有一个唯一的地址代码。每一个或每一组存储单元有一个唯一的地址代码。地址译码器:将输入的地址代码译成控制信号,将存储器中指定单元地址译码器:将输入的地
3、址代码译成控制信号,将存储器中指定单元的数据送到输出缓冲器。的数据送到输出缓冲器。输出缓冲器:提高存储器的带负载能力,输出缓冲器:提高存储器的带负载能力,输出状态的三态控制,与总线连接。输出状态的三态控制,与总线连接。(1)二极管存储单元)二极管存储单元ROM电路电路2位地址输入码、位地址输入码、4位数据输出位数据输出地址译码器:地址译码器:4个与门组成,个与门组成,输出输出4条字线条字线W0-W3地址线地址线A1A0=00 W0=1字线被选中字线被选中存储矩阵:存储矩阵:4个或门组成编码器个或门组成编码器当字线当字线Wi高电平时,高电平时,数据线(位线)上输数据线(位线)上输出出4位码位码D
4、0-D3,有二极管的存储单元为有二极管的存储单元为1,二极管导通,二极管导通,Di高电平。高电平。无二极管存储无二极管存储0。字线和位线的交叉点字线和位线的交叉点是一个存储单元。是一个存储单元。00111A1 A0D3 D2 D1 D0W0W1W2W30 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0 数据输出,输出缓冲器输出数据输出,输出缓冲器输出标准逻辑电平。标准逻辑电平。字线和位线的交叉点是一个存储单元。字线和位线的交叉点是一个存储单元。存储容量:存储容量:存储单元数目存储单元数目=字数字数位数(字长)位数(字长) 44 4位位00EN(2)MOS管存储单元
5、管存储单元ROM电路电路字线字线Wi=1 MOS管导通,管导通,有管存有管存1,无管存,无管存0。A1 A0D3 D2 D1 D0W0W1W2W30 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 02可编程只读存储器(可编程只读存储器(PROM)Programmable ROM 设计者自设计者自己写入,一次性写入。熔丝型己写入,一次性写入。熔丝型PROM由三极管和快速熔断丝组由三极管和快速熔断丝组成,成,PROM所有存储单元都存入所有存储单元都存入1, 写入写入0时,将熔丝烧断。时,将熔丝烧断。在编程时首先输入地址代码,找在编程时首先输入地址代码,找出要写出要写0的
6、单元地址,的单元地址,使使VCC和选中的字线(和选中的字线(Wi=1)提高)提高到编程所要求的高电平,到编程所要求的高电平,同时在编程单元的位线上加入编同时在编程单元的位线上加入编程脉冲(程脉冲(20V,持续十几微秒),持续十几微秒),稳压管稳压管DZ导通,写入放大器的输导通,写入放大器的输出为低电平、低内阻状态,有较出为低电平、低内阻状态,有较大的脉冲电流流过熔丝,将其熔大的脉冲电流流过熔丝,将其熔断。断。正常工作时,读出放大器正常工作时,读出放大器AR输出输出的高电平不足以使的高电平不足以使DZ导通,导通,AW不不工作。工作。013可擦除的可编程只读存储器(可擦除的可编程只读存储器(EPR
7、OM) Erasable Programmable ROM与与PROM区别是采用不同的存储单元,存储的数据可以擦除重写。区别是采用不同的存储单元,存储的数据可以擦除重写。用紫外线、电信号可擦除,新一代的电信号可擦除的可编程用紫外线、电信号可擦除,新一代的电信号可擦除的可编程ROM快快闪存储器(闪存储器(Flash Memory)。)。SIMOS管是一个管是一个N沟道增强型的沟道增强型的MOS管,管,有两个重叠的栅极,控制栅有两个重叠的栅极,控制栅Gc和浮置栅和浮置栅Gf。控制栅控制栅Gc用于控制读写,浮置栅用于控制读写,浮置栅Gf长期保存长期保存注入电荷。注入电荷。当漏源之间加高电压(当漏源之
8、间加高电压(+20-+25V)时,将发生)时,将发生雪崩击穿,同时在控制栅雪崩击穿,同时在控制栅Gc加高电压脉冲(加高电压脉冲(+25V, 50ms),),速度较高的电子穿越速度较高的电子穿越SiO2绝缘层到达浮置栅绝缘层到达浮置栅Gf,形成注入电荷。,形成注入电荷。漏源极间的高电压去掉后,注入的电荷被漏源极间的高电压去掉后,注入的电荷被SiO2绝缘层包围,绝缘层包围,没有放电通路,长久保存(没有放电通路,长久保存(+125,70%保存保存10年以上)。年以上)。注入电荷的注入电荷的SIMOS管写入管写入1,没有注入电荷的,没有注入电荷的SIMOS管为管为0。浮栅未注入电荷:控制栅浮栅未注入电
9、荷:控制栅Gc正常高电平,漏正常高电平,漏-源之间产生导电沟道,源之间产生导电沟道, SIMOS管导通。管导通。浮栅注入电荷:控制栅浮栅注入电荷:控制栅Gc加更高电平,抵消注入负电荷影响,才能形成漏加更高电平,抵消注入负电荷影响,才能形成漏-源源之间导电沟道,控制栅之间导电沟道,控制栅Gc加正常高电平,加正常高电平,SIMOS管不导通。管不导通。字线字线Wi=1正常高电平,写入正常高电平,写入1的的SIMOS管不导管不导通,写入通,写入0的的SIMOS管导通。管导通。擦除:用紫外线或擦除:用紫外线或X射线照射射线照射SIMOS管的栅极管的栅极氧化层,氧化层,SiO2层中产生电子层中产生电子-空
10、穴对,为浮置栅空穴对,为浮置栅上的电荷提供放电通道。擦除时间上的电荷提供放电通道。擦除时间20-30分钟。分钟。7.2随机存储器(随机存储器(RAM)Random-Access Memories随机读随机读/写存储器,读写灵活,掉电后数据丢失。写存储器,读写灵活,掉电后数据丢失。RAM分为静态分为静态SRAM(Static RAMs)和)和 动态动态DRAM(Dynamic RAM)两大类。)两大类。(1)SRAM电路结构和工作原理电路结构和工作原理三部分组成三部分组成存储矩阵:由许多存储单元排列组成,每个存储矩阵:由许多存储单元排列组成,每个存储单元存储一位二值数据,在译码器和存储单元存储一
11、位二值数据,在译码器和读读/写控制电路的控制下,可以写入和读出。写控制电路的控制下,可以写入和读出。地址译码器:分为行地址译码器和列地址译地址译码器:分为行地址译码器和列地址译码器。码器。行地址译码器:选中一行存储单元,将地址行地址译码器:选中一行存储单元,将地址代码译成一条字线的高、低电平信号。代码译成一条字线的高、低电平信号。列地址译码器:将地址代码的一部分译成位列地址译码器:将地址代码的一部分译成位线上的输出高、低电平信号,从字线选中的线上的输出高、低电平信号,从字线选中的一行存储单元中再选一行存储单元中再选1位(或几位),被选中的单元可以进行读位(或几位),被选中的单元可以进行读/写操
12、作。写操作。读读/写控制电路:控制电路的读写控制电路:控制电路的读/写操作。写操作。 读操作,读操作, 写操作。写操作。片选信号片选信号 : 选中芯片,正常读选中芯片,正常读/写操作。写操作。 没有选中该片,所有的输入没有选中该片,所有的输入/输出端均为高阻态,不能进行读输出端均为高阻态,不能进行读/写操作。写操作。1/WR0/WRCS0CS1CS10244位位RAM实例实例 1k4存储单元存储单元 4096个存储单元排列成个存储单元排列成64行行64列矩阵,列矩阵,10(210=1024)位地址码分为两组,)位地址码分为两组,A3A86位地址码是行译码,从位地址码是行译码,从64行存储单元选
13、出一行,另外行存储单元选出一行,另外4位地址码是列译码,从选中的行找出位地址码是列译码,从选中的行找出4个存储单元。个存储单元。I/O1I/O4是数据输入是数据输入/输出端。读输出端。读/写操作在写操作在 和和 信号的信号的控制下进行。控制下进行。当当 、 读出状态,选中的读出状态,选中的4个单元的数据被送到个单元的数据被送到I/O1I/O4。当当 、 写操作,加到写操作,加到I/O1I/O4端的输入数据被端的输入数据被写入写入 指定的指定的4个存储单元。个存储单元。若若 ,所有的,所有的I/O端处于禁止态,与外部总线隔离。端处于禁止态,与外部总线隔离。1/WRWR/CS0CS0CS0/WR1
14、CSSRAM的静态存储单元的静态存储单元6个个N沟道增强型沟道增强型MOS管组成的静态存储管组成的静态存储单元,单元,T1-T4管组成管组成SR锁存器,记忆一位锁存器,记忆一位二值代码。二值代码。设:设:Q=0,T3截止,截止, ,T1导通。导通。(T1-T2反相器反相器 T3-T4反相器)反相器)T5-T8门控管,做模拟开关。门控管,做模拟开关。位线位线Bj和和 ,Xi=1 T5、T6导通导通QBj, Xi=0 T5、T6截止截止QBj断开。断开。Yj=1 T7、T8导通导通 存储单元与读存储单元与读/写放大写放大器连接。器连接。 A1导通、导通、A2A3截止,截止,QBjA1I/O读出,读
15、出, A1截止、截止、A2A3导通,导通,I/OA2BjQ写入数据写入数据DI/OA3取非取非 写入写入jBjBQ0CS1/WR0/WR0CSQBjD1QSCBCSCSCBvvDRAM的动态存储单元的动态存储单元现有的现有的RAM大都是大都是DRAM。 单管动态存储单元结构最简单,集成度高。单管动态存储单元结构最简单,集成度高。由一个由一个N沟道增强型沟道增强型MOS管管T和电容和电容CS组成。组成。写操作:字线写操作:字线X=1,T导通,导通,位线上的数据位线上的数据DBTTCS存入信息。存入信息。读操作:读操作:字线字线X=1,T导通,导通,CSTT CB提供电荷,提供电荷,使位线上获得读
16、出的信号电平。使位线上获得读出的信号电平。设设CS上存有正电荷,上存有正电荷,v CS电压为高电平,电压为高电平,而位线电位而位线电位vB=0,执行,执行读操作后位线电平上升为:读操作后位线电平上升为:CBCS 位线上读出电压信号很小。如果位线上读出电压信号很小。如果vCS=5V=5V,CS/ /CB=1/50=1/50,位线上读出的信号只有位线上读出的信号只有0.1V0.1V,读出后,读出后CS上的电压也只剩上的电压也只剩0.1V0.1V,这是一种破坏性读出。这是一种破坏性读出。DRAMDRAM设有灵敏读出放大器,将读出信号放大,设有灵敏读出放大器,将读出信号放大,再将原存储的信号恢复。再将
17、原存储的信号恢复。DRAM用电容存储信息,需要定时刷新。用电容存储信息,需要定时刷新。DRAM中的刷新操作是通过按行依次执行一次读操作来实现的,刷新时输出被置中的刷新操作是通过按行依次执行一次读操作来实现的,刷新时输出被置成高阻态。成高阻态。7.3 存储器容量的扩展存储器容量的扩展(1)位扩展)位扩展 ROM或或RAM字数够用,每个字的位数不够用。字数够用,每个字的位数不够用。用用8片片10241位的位的RAM接成接成10248位的位的RAM芯片。芯片。将将8片所有地址线、片所有地址线、R/W、CS分别并联,每片分别并联,每片I/O输出一位码。输出一位码。总的存储容量扩大总的存储容量扩大8倍。
18、倍。 ROM与与RAM扩展方法相同扩展方法相同。计算地址线计算地址线 210=1024 n=1010位地址码位地址码 28=256 8位地址码,位地址码,增加两位地址码增加两位地址码A9A8,接,接2/4线译码器。线译码器。如果如果A9A8=00,片,片1选中,选中, A9A8=01片片2选中,选中,。译码器的译码输出低电平控制译码器的译码输出低电平控制4 4片片RAMRAM的的CS端。端。R/W和和A7 A0并联。并联。将将4片片RAM的数据输出端的数据输出端I/O0I/O7并接。并接。同时采用位扩展和字扩展:同时采用位扩展和字扩展:2564 扩展为扩展为10248 8计算存储单元的总容量,
19、扩展前后的总容量相等。计算存储单元的总容量,扩展前后的总容量相等。(2564)4 42=2=10248 8需要需要8 8片片2564的芯片的芯片。(2)字扩展)字扩展4片片2568扩展成扩展成10248 7.47.4用存储器实现组合逻辑函数用存储器实现组合逻辑函数(1 1)ROMROM阵列图阵列图 ROM阵列可以实现任意组合逻辑函数,阵列可以实现任意组合逻辑函数, 有二极管,阵列图有点,无二极管,无点。有二极管,阵列图有点,无二极管,无点。或阵列或阵列A1 A0D3 D2 D1 D0W0W1W2W30 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0与阵列与阵列RO
20、M阵列阵列 Y1=m(3,4,6,7)Y2=m(0,2,3,4,7)PLA阵列阵列 化简化简 BCCAmY)7 , 6 , 4 , 3(1CBBCBAmY)7 , 4 , 3 , 2 , 0(215241443141076276321mmABCDDCBAYmmDCBADABCYmmmmBCDADBCDCBAYmmmmCBABCAY将将2561的芯片的芯片括展为括展为10248的芯片,的芯片,先位扩展后字扩展。先位扩展后字扩展。计算需要的芯片数量,计算需要的芯片数量,总存储单元数相同。总存储单元数相同。总总 结结1、ROM的电路结构的电路结构3部分:存储矩阵、地址译码器和输出缓冲器部分:存储矩阵、地址译码器和输出缓冲器2、 ROM存储单元不同:存储单元不同:二极管、二极管、MOS 管管有熔丝的三极管有熔丝的三极管 叫做叫做PROM,PROM, SIMOS管有浮置栅的
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- (高清版)DB37∕T 3048-2017 自主可控软件测试与认证规范
- 《避雷器测试》课件
- 【语文】学习活动三 辨识媒介信息课件 2024-2025学年统编版高一语文必修下册
- 《财务预算》课件2
- 语言和感知课件
- 秘书公共卷复习测试题
- 环境监测站-水分析练习卷含答案
- 汽车底盘电控系统检修-练习测试题附答案
- 二零二五年度文化传播公司艺人经纪合同
- 临床化疗药物外渗预防处理
- (2024年)TPM培训讲义课件
- (2024年)物联网概述课件pptx
- GB/T 43635-2024法庭科学DNA实验室检验规范
- 《社区康复》课件-第五章 脊髓损伤患者的社区康复实践
- 康复科st科出科小结
- 小学四年级上册脱式计算100题及答案
- 2024年01月北京市地质矿产勘查院所属事业单位招考聘用笔试历年高频考题(难、易错点荟萃)答案带详解附后
- 新产品开发(toshiba案例分析组)
- 4.1.1 有理数指数幂-参考课件
- 人教版六年级数学下册全册大单元教学任务单
- JJF(新) 112-2023 微量残炭测定仪校准规范
评论
0/150
提交评论