汽车系统ASIC、ASSP和电磁兼容性(EMC)设计

1、    汽车系统ASIC、ASSP和电磁兼容性(EMC)设计摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTAC)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为126 MHz，阻带抑制率大于35 dB，带内波纹小于05 dB，采用18 V电源，TSMC 018m CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte现代汽车中的电子设备不断增多，因而越来越需要采用良好的设计，以满

2、足主要的电磁兼容性标准的要求。同时，越来越高的集成度也让汽车设计师们急需系统芯片专用集成电路和专用标准产品解决方案，它们可以替换多个分立元件。本文探讨了汽车设计师所面临的一些电磁兼容性和集成电路(IC)问题。现代汽车中的电子设备在以持续强劲的势头不断发展着 工程师们为汽车的舒适、安全、娱乐、动力传动、发动机管理、稳定和控制应用研制出越来越复杂的解决方案。而且，先进的电子设备也得到越来越普遍的应用。因此，如今甚至是最为普通的汽车也装配有在几年前还只专属于高端汽车的电子设备。在过去，舒适和方便性等非关键应用促进了汽车电子应用的发展。就像电动窗或中控锁一样，这些电子应用只是替换了现有的机械系统。最近

3、，汽车电子设备的范围扩展至支持一些关键的应用，例如发动机优化、主动与被动安全系统和包括全球定位系统在内的一些先进的信息娱乐系统。我们目前正在进入汽车电子发展的第三个阶段。在这一阶段，电子设备不仅仅起到支持关键功能的作用，而且是控制这些关键功能 不论是提供重要的驾驶员信息和控制发动机，还是防撞击探测与预防、进行线控制动与驾驶和智能化气候控制等。正像您想象的那样，这些应用需要成本低、安装简便， 并且智能化和稳定性越来越高的电子解决方案。速度和成本因素促进了“通用型”嵌入式硬件电子平台的诞生。这些平台可提供基本的或常见的硬件功能，并且可通过专门的应用软件定制提供同一汽车系列中不同型号所需要的功能，甚

4、至也可为不同的汽车制造商定制功能。系统芯片(SoC)半导体解决方案将多种功能集成在一个集成电路中，这样可减少组件数量和降低空间要求，同时确保长期可靠性，这对于开发成功的通用型嵌入式电子平台极为重要。电磁兼容性随着汽车电子设备的不断增多和复杂电子模块在汽车各个部位的应用越来越广泛，电磁兼容性问题也越来越成为工程师们所面临的设计挑战。其中三个主要问题是：(a) 如何将电磁敏感度降到最低，以使电子设备不受手机、全球定位系统或信息娱乐设备等其它电子系统的电磁发射的影响。(b) 如何保护电子设备不受恶劣汽车环境的影响，包括供电系统的瞬变和开关灯和起动电机等大负载或电感负载时的干扰。(c) 如何尽量减少可

5、对其它汽车电子电路造成影响的电磁发射。而且，随着系统电压的增加、车辆电子设备的增多和更多高频电子设备造成的频率上升，这些问题也变得越来越富挑战性。此外，许多电子模块现在也会与线性度差和零点偏移大的低功率廉价传感器进行接口。这些传感器依赖小信号，电磁干扰对它们的正常工作将是灾难性的。兼容性测试、预兼容性测试和标准这些问题意味着汽车电磁兼容性测试已成为汽车设计的基本要素。兼容性测试已在汽车制造商、他们的供应商和各立法机构间标准化。越晚发现电磁兼容性问题，就越难识别其根本原因，解决方案也可能将更为有限和昂贵。因此，在流程的所有阶段均考虑电磁兼容性问题是一个基本做法-从集成电路设计和印刷电路板布局到模

6、块安装和最终的汽车布局设计。为了简化这一流程，在模块和集成电路阶段考虑电磁兼容性问题的预兼容性测试已经标准化。设计符合电磁兼容性要求的集成电路和模块对于集成电路来说，有三种主要的电磁兼容性标准： 电磁发射标准 - IEC 61967：测量150千赫至1千兆赫范围内的辐射和传导性电磁发射电磁敏感度标准 - IEC 62132：测量150千赫至1千兆赫范围内的电磁抗扰性 瞬态标准 - ISO 7637：道路车辆的传导和耦合造成的电气干扰。那么，系统设计师如何确保他们的系统芯片和最终的模块满足以上标准？传统的SPICE模型等此时已毫无用处，因为电磁场与SPICE模拟环境不兼容。因为芯片和整个组件的尺

7、寸远小于电磁信号的波长（1千兆赫时波长为30厘米，远远大于集成电路尺寸），在集成电路水平，电磁场仅使用电场建立模型是足够准确的。值得注意的是，辐射发射和敏感度对于集成电路来说并不是主要问题；而主要问题的是传导发射和对印刷电路板和线束上有效天线的敏感性。采用几种技术来确保满足电磁兼容性的要求，我们将逐一看看电磁发射和电磁敏感度这两个问题。电磁发射电磁发射由作为天线的外部环路中的高频电流而产生。这些高频电流的来源包括对如数字信号处理和时钟驱动器这样的核心数字逻辑的翻转(同步逻辑会产生含有大量高频成分的又大又尖的电流峰值)、模拟电路的动作、开关数字输入/输出脚和为印刷电路板及线束提供高电流峰值的高功率输出驱动器。为了尽量减少这些因素的影响，设计师应该在尽可能的情况下使用低功率电路，这可能包括降低或使用自适应电源电压或将时钟信号分布在整个频域内的架构。通过关闭数字系统中不用的部分也可减少一个时钟周期内开关元件的数量。除此以外，对时钟和驱动器信号上升/下降沿斜率加以控制以放缓开