微机原理与接口技术v20第2章

1、第2章SiichuanUniversityEIElectronics Information Engineering微机原理与接术第2章微处理器与总线电子信息学院 2010.3 【严华】PrincipleofMicrocomputerandInterfaceTechnology教学内容内部结构 内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术1教学重点 8086/8088总线时序及形成 8086/8088基 8086/8088器组织 8086/8088内部结构教学内容内部结构 内部寄存器器结构CPU引脚 工作

2、时序 总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术2内部结构总线接口部件BIU执行部件EU执行部件EU (execution unit) 负责指令的译码、执行和数据的运算总线接口部件BIU (bus interface unit) 管理CPU与系统总线的接口教学内容内部结构 内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求 负责CPU对器和外设进行两个单元在大多数情况下操作，可以并行执行，实现指令预取（指令和执行的流水线操作）电子信息学院 2010.3 【严华】微机原理与接接术3功能结构教学内容内部结构 内部

3、寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术4并行工作8086/8088寄存器组 (register array) 8个通用寄存器 4个段寄存器 1个标志寄存器 1个指令指针寄存器教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求一定要熟悉这些寄存器的名称和作用！电子信息学院 2010.3 【严华】微机原理与接接术5内部寄存器总共14个，均为16位！8086/8088有8个通用的16位寄存器。教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线

4、形成总线标准微处理器教学要求（1） 数据寄存器:（2） 变址寄存器:（3） 指针寄存器:AXSI BPBXDI SPCXDX每个数据寄存器还可以分成高8位和低8位2个的寄存器。 8个通用8位寄存器 AX： AH CX： CHALCLBX： BHDX： DHBLDL电子信息学院 2010.3 【严华】微机原理与接接术6通用寄存器AX-累加器（accumulator） 使用频度最高，用于算术、逻辑运算以及与外设传送信息等 8位累加器为ALBX-基址寄存器（base address register）教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求

5、常用于存放器的地址CX-计数器（counter） 作为循环和串操作等指令中的隐含计数器DX-数据寄存器（data register） 常用来存放双字长数据的高16位，或存放外设端口地址电子信息学院 2010.3 【严华】微机原理与接接术7数据寄存器16位变址寄存器SI和DI，常用于址寻址方式时提供地址。器变教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求 SI DI源地址寄存器（source index）目的地址寄存器（destination index）在串操作类指令中，SI、DI还有较特殊的用法。现在不必完全理解，以后会详细展开。电子信息学

6、院 2010.3 【严华】微机原理与接接术8变址寄存器指针寄存器用于寻址内存堆栈内的数据 SP堆栈指针寄存器（stack Pointer）教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求 指示堆栈段栈顶的位置（偏移地址） BP基址指针寄存器（base pointer） 表示数据在堆栈段中的基地址SP和BP寄存器与SS段寄存器使用以确定堆栈段中的单元地址堆栈（stack）是主存中一个特殊的区域，采用“先进后出”或“后进先出”存取操作方式。用8088/8086 形成的微机系统中，堆栈区域被称为堆栈段。电子信息学院 2010.3 【严华】微机原理与接

7、接术9指针寄存器IP-指令指针寄存器（instruction pointer）教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求 指示主器指令的位置 随着指令的执行，IP将自动修改以指示下一条指令所在的器位置IP寄存器是一个寄存器IP寄存器与CS段寄存器使用以确定下一条指令的单元地址程序中不能直接使用IP寄存器！电子信息学院 2010.3 【严华】微机原理与接接术10指令指针寄存器标志（flag）用于反映指令执行结果或指令执行形式。处理器的各种标志形成了1个16位的标志寄存器FR（程序状态字PSW寄存器）。教学内容内部结构内部寄存器器结构CPU引

8、脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求程序设计需要利用标志的状态。151211109876543210电子信息学院 2010.3 【严华】微机原理与接接术11标志寄存器OFDFIFTFSFZFAFPFCF教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求状态标志用来程序运行结果的状态信息，许多指令的执行都将相应地设置它 CFZFSFPFOFAF标志可由程序根据需要用指令设置，用于处理器执行指令的方式 DFIFTF电子信息学院 2010.3 【严华】微机原理与接接术12标志寄存器的分类教学内容内部结构内部寄存器器结构CPU引脚

9、工作时序 总线概述支持总线形成总线标准微处理器教学要求当运算结果的最CF1；否则CF0有进位或借位时，3AH + 7CHB6H，AAH + 7CH（1）26H，没有进位： CF = 0有进位：CF = 1电子信息学院 2010.3 【严华】微机原理与接接术13进位标志CF进位标志CF ( carry)教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求若运算结果为0，则ZF1；否则ZF0注意：ZF为1表示结果是0！3AH7CHB6H，结果不是零： ZF084H7CH（1）00H，结果是零：ZF1电子信息学院 2010.3 【严华】微机原理与接接术1

10、4零标志ZF零标志ZF ( zero flag )教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求若运算结果最带符号数用最所以，最为1,则SF1;否则SF0表示数据的符号，就是符号标志的状态3AH7CHB6H，最D 1：SF17D70：SF084H7CH（1）00H，最电子信息学院 2010.3 【严华】微机原理与接接术15符号标志SF符号标志SF ( sign flag )教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求当运算结果最低字节中“1”的个数为偶数时，PF1；否则PF0PF标志仅反映

11、最低8位中“1”的个数是偶或奇，即使是进行16位字操作。3AH7CHB6H10110110B结果中有5个“1”，是奇数，所以PF0电子信息学院 2010.3 【严华】微机原理与接接术16奇偶标志PF奇偶标志PF ( parity flag )教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求若算术运算的结果有溢出，则OF1；否则 OF03AH + 7CHB6H，产生溢出：OF1AAH + 7CH（1）26H，没有溢出：OF0电子信息学院 2010.3 【严华】微机原理与接接术17溢出标志OF溢出标志OF ( overflow flag )什么是溢

12、出处理器内部以补码表示带符号数。8位表达的整数范围是：+127 -128。教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求16位表达的范围是： -32768。如果运算结果超出这个范围，就产生了溢出。有溢出，说明有符号数的运算结果不正确。3AH7CHB6H，就是58124，已经超出128127，产生溢出，故OF1；补码B6H表达真值是74，显然运算结果也不正确电子信息学院 2010.3 【严华】微机原理与接接术18溢出的概念溢出和进位的区别教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求溢出标志O

13、F和进位标志CF是两个意义不同的标志。进位标志表示无符号数运算结果是否超出范围， 运算结果仍然正确。溢出标志表示带符号数运算结果是否超出范围， 运算结果已经不正确！电子信息学院 2010.3 【严华】微机原理与接接术19溢出和进位的区别例1： 3AH7CHB6H无符号数运算：58124182范围内，无进位58124范围外，有溢出教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求带符号数运算：例2：AAH7CH（1）26H无符号数运算：170124294范围外，有进位带符号数运算： 86124范围内，无溢出电子信息学院 2010.3 【严华】微机原

14、理与接接术20举例溢出和进位的应用场合教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求处理器对两个操作数进行运算时，按照无符号数求得结果，并相应设置进位标志CF；同时,根据是否超出带符号数的范围设置溢出标志OF应该利用哪个标志，则由程序员来决定。也就是说，如果将参加运算的操作数认为是无符号数，就应该关心进位；如果认为是带符号数，则要注意是否溢出。电子信息学院 2010.3 【严华】微机原理与接接术21应用场合如何快速溢出教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求只有当两个相同符号数相加（包

15、括不同符号数相减），而运算结果的符号与原数据符号相反时， 才产生溢出；因为,此时的运算结果显然不正确。例1：3AH+7CHB6H 例2：AAH+7CH26H 例3：3AH7CHBEH 例4：AAH7CH2EH溢出 无溢出无溢出溢出电子信息学院 2010.3 【严华】微机原理与接接术22溢出的辅助进位标志AF ( auxiliary carry)教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求运算时D3位（低4位）有进位或借位时，AF1；否则AF0AF标志主要由处理器，用于十进制算术运算调整指令中,用户一般不必关心。3AH7CHB6H，D3有进位

16、：AF1电子信息学院 2010.3 【严华】微机原理与接接术23辅助进位标志AF教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求用于串操作指令中，地址的变化方向 设置DF0， 设置DF1，器地址自动增加；器地址自动减少。Ø CLD指令复位方向标志：DF0Ø STD指令置位方向标志：DF1电子信息学院 2010.3 【严华】微机原理与接接术24方向标志DF方向标志DF ( direction flag )教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求可中断是否可以被处理器响应

17、 设置IF1，则 设置IF0，则中断；中断。Ø CLI指令复位中断Ø STI指令置位中断标志：IF0标志：IF1电子信息学院 2010.3 【严华】微机原理与接接术25IF中断标志IF ( interrupt-enable flag )中断标志教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求用于处理器进入单步操作方式 设置TF0，处理器正常工作； 设置TF1，处理器单步执行指令。TF也称为单步标志。利用单步中断可对程序进行逐条指令的调试。单步调试电子信息学院 2010.3 【严华】微机原理与接接术26陷阱标志TF陷阱标志TF

18、 ( trap flag )CS-代码段寄存器（code segment） 指明当前代码段的起始地址DS-数据段寄存器（data segment） 指明当前数据段的起始地址ES-附加段寄存器（extra segment） 指明当前附加段的起始地址SS-堆栈段寄存器（stack segment） 指明当前堆栈段的起始地址教学内容内部结构内部寄存器器结构CPU引脚 工作时序 总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术27段寄存器均为16位！教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求8个16位

19、通用寄存器8个8位通用寄存器6个状态标志3个标志4个段寄存器1个指令指针寄存器共有14个16位寄存器电子信息学院 2010.3 【严华】微机原理与接接术28寄存器总结教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求器是计算机信息的地方。掌握数据格式，以及器的分段管理对以后的汇编程序设计非常重要。你能区别寄存器、内存、外存吗电子信息学院 2010.3 【严华】微机原理与接接术29器寄存器是微处理器（CPU）内部暂存数据的单元，以名称表示，例如：AX，BX等。教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学

20、要求内存也就是进行所说的主器，可直接与U。外存主要指用来长久保存数据的外部常见的有硬盘、光盘、磁带、U盘等。外存数据只能通过主存间接地与CPU介质，程序及其数据可以长久存放在外存，在运行需要时才进入主存。电子信息学院 2010.3 【严华】微机原理与接接术30区别MSB字节字双字D7D0D15D0D7D0教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求D31D000006H00005H00004H00003H00002H00001H00000HLSB低地址电子信息学院 2010.3 【严华】微机原理与接接术3178H56H12H34H数据的格式教

21、学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求每个为 每个单元都有一个编号，被称器地址单元存放一个字节的内容0002H单元存放有一个数据34H表达为0002H34H电子信息学院 2010.3 【严华】微机原理与接接术32单元及其内容多字节数据在器中占连续的多个字教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求节单元 存放时，低字节存入低地址，高字节存入高地址； 表达时，用它的低地址表示多字节数据占据的地址空间。80x86处理器采用“低对低、高对高”的称为“小端方式(Little Endian)”。相

22、对应还存在“大端方式(Big Endian)”。形式，被电子信息学院 2010.3 【严华】微机原理与接接术33 多字节数据存放方式D7D000006H00005H00004H00003H00002H00001H00000H教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求0002H“字”单元的内容为： 0002H = 1234H0002H号“双字”单元的内容为：0002H = 78561234H电子信息学院 2010.3 【严华】微机原理与接接术34举例78H56H12H34H8086/8088 CPU有20条地址线 最大可寻址空间为2201MB

23、 物理地址范围从00000HFFFFFH 地址信息为20位内部寄存器最多只能处理16位数据 怎么办？ 分段( segment )教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术35分段管理器的8086/8088 将1MB的器空间分成若干教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求个逻辑段（segment），要求： 每个段的大小最大限制为64KB； 每个段的起始地址低4位为0000B。电子信息学院 2010.3 【严华】微机原理与接接术36段的划

24、分逻辑地址物理地址绝对地址=段起始地址+段内偏移地址FFFFFH教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求理地址00000H电子信息学院 2010.3 【严华】微机原理与接接术37地址的表示段内偏移地址段基地址物物理地址PA 8086/8088的系统中，对应每个单教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求元都有一个唯一的20位编号； 范围：00000H FFFFFH。逻辑地址 程序员编程时采用。物理地址逻辑地址14700H1460H:0100H分隔符电子信息学院 2010.3 【严华】微

25、机原理与接接术38 物理地址与逻辑地址段基地址 ：段内偏移地址段基地址 指明逻辑段在主教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求器中的起始位置 必须是16的整数倍！ 即：0H 省略低4位0000B,段地址可用16位数据表示,因此就能用16位段寄存器表达段基地址。偏移地址 指明器单元距离段起始位置的偏移量 每段不超过64KB,偏移地址也可用16位数据表示 也称有效地址EA（effective address）电子信息学院 2010.3 【严华】微机原理与接接术39逻辑地址教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成

26、总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术40 物理地址与逻辑地址的转换物理地址=段基地址 ×16+段内偏移地址一个物理地址可以有多个逻辑地址。教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求逻辑地址1460:0100H1380:0F00H14600HH F00H段地址左移4位加上偏移地址100H14700H14700H得到物理地址电子信息学院 2010.3 【严华】微机原理与接接术41 物理地址与逻辑地址的关系1、对于物理地址12345H，可能存在多少个不同的逻辑地址？教学内容内部结构 内部寄存器器结

27、构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求2、对于物理地址02345H，可能存在多少个不同的逻辑地址？电子信息学院 2010.3 【严华】微机原理与接接术42思考题教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 代码段 数据段 堆栈段 附加段电子信息学院 2010.3 【严华】微机原理与接接术43 段基地址-段寄存器段寄存器段基地址 ：段内偏移地址代码段用来存放程序的指令序列 CS：存放代码段的段基地址 IP：指示下条指令的偏移地址处理器利用CS:IP取得下一条要执行的指令。教学内容内部结构 内部寄存器器结构CPU引脚工作

28、时序总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术44代码段数据段存放运行程序所用的数据 DS：存放数据段的段基地址教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 有效地址EA：器操作数的偏移地址处理器利用DS:EA存取数据段中的数据。电子信息学院 2010.3 【严华】微机原理与接接术45数据段附加段是附加的数据段，也保存数据 ES：存放附加段的段基地址教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 有效地址EA：器操作数的偏移地址处理器利用E

29、S:EA存取附加段中的数据。电子信息学院 2010.3 【严华】微机原理与接接术46附加段堆栈段确定堆栈所在的主存区域 SS：存放堆栈段的段基地址 SP：指示堆栈栈顶的偏移地址教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 BP:指示堆栈段数据的偏移地址处理器利用SS:SP操作堆栈顶的数据。也可利用SS:BP随机堆栈段的数据。电子信息学院 2010.3 【严华】微机原理与接接术47堆栈段程序的指令序列必须安排在代码段程序使用的堆栈一定在堆栈段程序中的数据默认是安排在数据段，也经常安排在附加段串操作的目的区必须是附加段数据的存放比较灵活，实际上可

30、以存放在任何一种逻辑段中器各逻辑段之间可以教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求连接、部分重叠或完全重叠。电子信息学院 2010.3 【严华】微机原理与接接术48逻辑段的分配教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术49演示堆栈段确定堆栈所在的主存区域。没有指明时，一般的数据在DS段。教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求默认的情况前缀。改变，需要使用段 CS: SS: DS

31、: ES:；代码段；堆栈段；数据段；附加段，使用代码段的数据，使用堆栈段的数据，使用数据段的数据，使用附加段的数据电子信息学院 2010.3 【严华】微机原理与接接术50段 没有段的指令实例：教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成总线标准微处理器教学要求MOV AX,2000H;AXDS:2000H；从默认的DS数据段取出数据采用段前缀的指令实例：MOV AX,ES:2000H; AXES:2000H；从指定的ES附加段取出数据电子信息学院 2010.3 【严华】微机原理与接接术51段举例教学内容内部结构 内部寄存器器结构CPU引脚工作时序总线概述支持总线形成

32、总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术52段定器的方式默认可偏移地址取指令CS无IP堆栈操作SS无SP一般数据DSCS ES SS有效地址EABP基址的寻址方式SSCS ES DS有效地址EA串操作的源操作数DSCS ES SSSI串操作的目的操作数ES无DI的规教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术538086/8088GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMII

33、NTR CLK GNDVCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 SS0*MN / MX* RD*教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求HOLD HLDAWR* M / IODT / R* DEN ALE INTA TEST* READY RESET(RQ)*/ GT0*) (RQ1* /GT1*) (LOCK*)( S2* )( S1* )( S0 )电子信息学院 2010.3 【严华】微机原理与接接术541402393384375366357808834833932103111301

34、229132814271526162517241823192220218086/8088引脚字长：8088准16位，8086是16位时钟频率：标准主频为5MHz数据、地址总线复用内存容量：1MB基本寻址方式：8种指令系统：99条基本指令端口地址：64K个中断功能：中断源多达256个教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求支持单片或多片U工作电子信息学院 2010.3 【严华】微机原理与接接术55 8086/8088CPU的特性学习时请特别关注以下几个方面： 引脚的功能教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准

35、微处理器教学要求信号从向外输出， 信号的流向 有效电平 三态能力还是从外部输入，或者是双向的起作用的逻辑电平高、低电平有效还是上升、下降边沿有效输出正常的低电平、高电平外，还可以输出高阻的第三态电子信息学院 2010.3 【严华】微机原理与接接术56如何学习引脚？教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术578088引脚分类电源和地线总线地址/状态总线地址/数据总线 AD0 （address/data）AD7教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教

36、学要求 地址/数据分时复用，双向、三态 T1时刻输出低8位地址A7A0 其他时间用于传送8位数据D7 D0 A8（address）A15 中间8位地址，输出、三态 提供20位地址的中间8位地址A A158电子信息学院 2010.3 【严华】微机原理与接接术58地址/数据总线分时复用就是一个引脚在不同的时刻具有两个甚至多个作用。最常见的总线复用是数据和地址引脚复用。分时复用的目的是为了减少对外引脚个数。教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求电子信息学院 2010.3 【严华】微机原理与接接术59分时复用A19/S6 A16/S3（addres

37、s/status） 地址/状态分时复用，输出、三态教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求器的T1输出高4位地址A19外设的T1 A16 其他时间输出状态信号S6 S3电子信息学院 2010.3 【严华】微机原理与接接术60地址/状态总线ALE（address latch enable）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 地址锁存，输出、三态、高电平有效 有效时，表示引脚AD7 AD0和A19/S6 A16/ S3正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统

38、可以利用ALE引脚将地址锁存起来电子信息学院 2010.3 【严华】微机原理与接接术61总线IO/M（input and output/memory）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 I/O或器选择，输出、三态 高电平，表示U将I/O端口。 这时地址总线A15 A0提供16位I/O口地址 低电，表示U将 A0提供20位器。器地址这时地址总线A19电子信息学院 2010.3 【严华】微机原理与接接术62总线WR（write）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 写，输出、三态、低电

39、平有效 有效时，表示I/O端口U正在输出数据给器或RD （read） 读，输出、三态、低电平有效 有效时，表示读入数据U正在从器或I/O端口电子信息学院 2010.3 【严华】微机原理与接接术63总线IO/M、WR和RD是最基本的信号教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 组合后，4种基本的总线周期电子信息学院 2010.3 【严华】微机原理与接接术64总线周期IO/MWRRD器读低高低器写低低高I/O读高高低I/O写高低高总线I/O读教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求I/O写器读器

40、写电子信息学院 2010.3 【严华】微机原理与接接术65组合电路DEN（data enable）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 数据，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据，可用来对数据总线的驱动DT/R（data transmit/receive） 数据/接收，输出、三态 该信号表明当前总线上数据的流向高电数据自CPU输出（） 低电数据输入CPU（接收）电子信息学院 2010.3 【严华】微机原理与接接术66总线READY教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器

41、教学要求器或I/O口就绪，输入、高电平有效 总线操作周期中，CPU会测试该引脚 如果测到有效，CPU直接进入下一步 如果测到无效，CPU将等待周期 等待周期中仍然要监测READY信号，确定是否继续等待周期电子信息学院 2010.3 【严华】微机原理与接接术67总线INTR（interrupt request）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持 可中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可断 该中断请求是否响应受控于IF（中断中标志），可以被掉总线形成总线标准微处理器教学要求INTA（interrupt acknowledge） 可中断响应，输出、低

42、电平有效 有效时，表示来自INTR引脚的中断请求已被U响应，U进入中断响应周期电子信息学院 2010.3 【严华】微机原理与接接术68总线NMI（non-maskable interrupt）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 非中断请求，输入、上升沿有效 有效，表示外界向CPU申请非中断 该中断请求不能被CPU，所以优先级别高于INTR（可中断）主机与外设进行通常采用可中断。非中断通常用于处理掉电等系统故障。电子信息学院 2010.3 【严华】微机原理与接接术69总线HOLD 总线保持（即总线请求），输入、高电平有效教学内容内部结构

43、内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 有效时表示总线请求设备向U申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的权电子信息学院 2010.3 【严华】微机原理与接接术70总线HLDA（HOLD acknowledge） 总线保持响应（总线响应），输出、高电平有效教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 有效时，表示线U已响应总线请求并已将总此时CPU的地址总线、数据总线及具有三态输出能力的总线将全面呈现高阻，使总线请求设备可以顺利接管总线待到总线请求信号H

44、OLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线权电子信息学院 2010.3 【严华】微机原理与接接术71总线RESET 复位请求，输入、高电平有效教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 有效时，将使U回到其初始状态 当他再度返回无效时，CPU将重新开始工作 8088复位后CSFFFFH、IP0000H，所以程序在物理地址FFFF0HCLK（Clock） 时钟输入，给U提供内部定时信号8088的标准工作时钟为5MHzIBM PC/XT机的采用了4.77MHz的时钟电子信息学院 2010.3 【严华】微机原理与接接术72总线MN/MX（minimum/ 组态选择，输入um）教学内容内部结构 内部寄存器器结构U引脚工作时序总线概述支持总线形成总线标准微处理器教学要求 接高电，8088引脚工作在最小组态 反之，8088工作在最大组态最小组态模式小规模的应用系统 8088本身提供所有的系统总线信号最大组