简易数字频率计的设计

1、精选文档沈阳航空航天高校北方科技学院课程设计说明书 课设题目 简易数字频率计的设计 专 业 电子信息工程 班 级 B141201 学 号 B04120119 同学姓名 刘胤麟 指导老师 赵婷婷 日 期 2014.12.5 沈航北方科技学院 课程设计任务书 教学系部 信息工程系 专业 电子信息工程 课程设计题目 简易数字频率计的设计 班级 B141201 学号 B04120119 姓名 刘胤麟 课程设计时间: 14 年 11 月 4 日至 14 年 12月5 日 课程设计的内容及要求：（一）主要内容依据题目及基本要求（技术指标）查阅相关资料和书籍，设计（计算）电路，确定元器件参数（五天）。待电路

2、设计完成后，上机进行电路仿真（使用Multisim）。仿真过程中用到的仪器、调试方法、排故过程及电路技术指标的测量要做记录，最终写到报告中（十天）。 报告正文按名目要求撰写，其他内容见格式说明（五天）。（二）基本要求 1.电路供电电源为单相沟通市电。2.每次频率检测时间为1s。3.用四位 LED数码显示0-9999Hz。（三）主要参考书低频电子线路 张肃文 高等教育出版社电子线路集 人民邮电出版社 电子技术基础数字部分康华光 高等教育出版社（四）评语 （五）成果指导老师 年 月 日负责老师 年 月 日摘 要本次课设是针对简易数字频率计的设计。数字频率计主要由四个部分组成：时基电路，整形电路，把

3、握电路和显示电路组成。在一个测量周期过程中，由时基电路产生一标准时间信号把握阀门，调整时基电路中的电阻可产生需要的标准时间信号。信号输入整形电路中，经过整形，输出一方波，通过阀门后，计时器对其计数。当计数完毕，时基电路输出一个上升沿，使锁存器打开，计数器计数结果输入译码器，从而让显示器显示，达到测量频率的目的。关键词：频率计；译码器；锁存器；计数器；目 录1、绪论12、方案设计与论证22.1计数法22.2计时法22.3方案的确定33、工作原理、硬件电路的设计或参数的计算33.1工作原理及框图33.2时基电路的设计与仿真43.3 直流稳压电路设计与仿真63.4把握电路设计73.5 计数器电路93

4、.6锁存器电路113.7译码显示电路133.8系统的工作原理分析144、总体电路的仿真分析175、试验心得体会20参考文献20附录：元器件清单21附录：总体电路图22 1、绪论随着电子技术的进展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向进展。推动该潮流迅猛进展的引擎就是日趋进步和完善的设计技术。目前数字频率计的设计可以直接面对用户需求，依据系统的行为和功能要求，自上至下的逐层完成相应的描述、综合、优化、仿真与验证，直到生成器件。上述设计过程除了系统行为和功能描述以外，其余全部的设计过程几乎都可以用计算机来自动地完成，也就是说做到了电子设计自动化（EDA）。这样做可以大大地缩

5、短系统的设计周期，以适应当今品种多、批量小的电子市场的需求，提高产品的竞争力量。电子设计自动化（EDA）的关键技术之一是要求用形式化方法来描述数字系统的硬件电路，即要用所谓硬件描述语言来描述硬件电路。所以硬件描述语言及相关的仿真、综合等技术的争辩是当今电子设计自动化领域的一个重要课题。硬件描述语言的进展至今已有几十年的历史，并已成功地应用到系统的仿真、验证和设计综合等方面。到本世纪80年月后期，已消灭了上百种的硬件描述语言，它们对设计自动化起到了促进和推动作用。但是，它们大多各自针对特定设计领域，没有统一的标准，从而使一般用户难以使用。宽敞用户所期盼的是一种面对设计的多层次、多领域且得到全都认

6、同的标准的硬件描述语言。80年月后期由美国国防部开发的VHDL（VHSICHardwareDescriptionLanguage）语言恰好满足了上述这样的要求，并在1987年12月由IEEE标准化（定为IEEEstd1076-1987标准，1993年进一步修订，被定为ANSI/IEEEstd1076-1993标准）。它的消灭为电子设计自动化（EDA）的普及和推广奠定了坚实的基础。据1991年有关统计表明，VHDL语言业已被宽敞设计者所接受。另外，众多的CAD厂商也纷纷使自己新开发的电子设计软件与VHDL语言兼容。由此可见，使用VHDL语言来设计数字系统是电子设计技术的大势所趋。2、方案设计与论

7、证所谓频率，就是周期性信号在单位时间（1s）内变化的次数。若在肯定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为f=N/T。其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为N个脉冲所产生的时间。计数器所记录的结果就是被测信号的频率。测量频率的基本方法有两种：计数法和计时法，或称为测频法与测周法。2.1计数法计数法又称测频法，是将被测信号通过一个定时闸门加到计数器进行计数的方法，假如闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。转变时间T，则可转变测量频率范围。设在T期间，计数器的精确计数值应为N,依据计数器的计数特性可知，N1的确定误差是N

8、1=N+1,N1的相对误差为N1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为削减N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：f1=(f1-f)/f=1/f 从上式可知f1的相对误差f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。2.2计时法计时法又称为测周期法，测周期法使用被测信号来把握闸门的开闭，而将标准时基脉冲通过闸门加到计数器，闸门在外信号的一个周期

9、内打开，这样计数器得到的计数值就是标准时基脉冲外信号的周期值，然后求周期值的倒数，就得到所测频率值。2.3方案的确定依据本设计要求的性能与技术指标，首先需要确定能满足这些指标的频率测量方法。有上述频率测量原理与方法的争辩可知，计时法适合于对低频信号的测量，而计数法则适合于对较高频信号的测量。但由于用计时法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而求倒数运算用中小规模数字集成电路较难实现，因此，计时法不适合本试验要求。测频法的测量误差与信号频率成反比，信号频率越低，测量误差就越大，信号频率越高，其误差就越小。但用测频法所获得的测量数据，在闸门时间为一秒时，不需要进行任何换算，计数

10、器所计数据就是信号频率。因此，本试验所用的频率测量方法是测频法。3、工作原理、硬件电路的设计或参数的计算3.1工作原理及框图数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1s）内信号发生周期变化的次数。假如我们能在给定的1s时间内对信号波形计数，数值保持及自动清零，并将计数结果在显示器上显示出来，就能读取被测信号的频率。数字频率计首先必需获得相对稳定的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号。然后通过计数器计算这一段时间间隔内的脉冲个数，将其转换后显示出来。 被测信号V x经放大整形电路变成计数器所要求的脉冲信号1，其频率与被测信号的频率f x相同。时基电路

11、供应标准时间基准信号2，具有固定宽度T的方波时基信号2作为闸门的一个输入端，把握闸门的开放时间，被测信号1从闸门另一端输入，被测信号频率为f x，闸门宽度为T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率为Hz。可见，闸门时间T打算量程，通过闸门时基选择开关的选择，选择T大一些，测量精准度就高些，T小一些，则测量精准度就低。依据被测频率选择闸门时间来把握量程。在整个电路中，时基电路是关键，闸门信号脉冲宽度是否精确直接打算了测量结果是否精确。 被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，时基电路供应标准时间基准信号，此时利用所获

12、得的基准信号来触发把握电路，进而得到肯定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开头计数，当1s信号结束时闸门关闭，停止计数。依据公式得被测信号的频率为。数字频率计系统原理总框图，如图1所示。规律把握电路数码显示器译码器锁存器计数器闸门电路放大与整形电路时基电路VX图1 原理方框图规律把握电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使计数器显示的数字停留一段时间，以便观测和读取数据。简而言之，把握电路的任务就是打开主控门计数，关上主控门显示，然后清零，这个过程不断重复进行。3.2时基电路的设计与仿真由原理方框图可知，振荡器与分频器部分有

13、两个不同的频率的输出。时基电路由555定时器构成的多谐震荡器实现，如图2所示。其作用是把握计数器的输入脉冲。当标准时间信号（1s正脉冲）到来时，闸门开通，被测信号通过闸门进入计数器计数；当标准脉冲结束时，闸门关闭，计数器无脉冲输入。时基电路下图所示：图2 时基电路图本设计实行用555定时器组成的多谐振荡器。接通电源后，电容被充电，当上升到时，使为低电平，同时放电三极管T导通，此时电容C通过和T放电，下降。当下降到时，翻转为高电平。电容器C放电所需的时间为：当放电结束时，T截止，将通过、向电容C充电，由上升到所需的时间为:当上升到时，电路又翻转为低电平。如此周而复始，于是在电路的输出端就得到一个

14、周期性的矩形波。其振荡频率为由计算得：=0.7*（10.7K+3.57K）*10uF=0.999s所以取，基准脉冲产生1Hz的信号，其仿真结果如图3所示；图3 基准脉冲产生电路3.3 直流稳压电路设计与仿真 此电路的作用是将电源变压器将电网中的220V/50Hz的沟通电压转变为5V的直流电压。整流电路是将电源变压器副边给出的沟通电压，转换为单脉冲的直流电压。此电路中用了桥式整流。单项桥式整流电路由于它输出的直流电压高、纹波电压小（纹波系数Kr=0.483），二极管所承受的最大反向电压低，而且电源变压器的正、负半周内都有电流供应负载，得到了充分的利用，效率较高。因此，这种电路在半导体整流电路中得

15、到了广泛的应用。滤波电路用来滤除整流后直流电压中包含的谐波重量，以便得出平滑的直流电压。此电路用电容电路来滤波，稳压电路则是用来稳定输出的直流电压值。直流稳压电源的电路图，如图4所示。图4直流稳压电源电路将电源变压器将电网中的220V/50Hz的沟通电压转变为5V的直流电压的multisim仿真显示如图5所示。图5 变压器转换后的电压3.4把握电路设计把握电路是数字是数字频率计正常工作的中枢部分。在这一部分的设计构成过程中，认真对各种频率信号的组合及搭配进行分析，分别得到用来把握计数译码的锁存信号和清零信号，其时序要求如下图所示：图6 计数、清零、锁存时序图在电路中用一个与非门来实现（如图7中

16、U21和U22所示）。将整形电路的输入信号与门控信号做与运算，以便输出矩形脉冲作为计数脉冲。当时基信号给U21和U22的信号为高电平1时，闸门开启，而门控信号为低电平0时，闸门关闭。闸门电路组成图如图7所示：图7 闸门电路的电路图 下图是闸门工作时，U1和U5的共同仿真波外形态。如图8所示，当闸门有一个正脉冲，计数器开头工作，并统计U5的脉冲个数。当闸门收到一个负脉冲时，计数结束。图8 U1和U5的仿真图3.5 计数器电路 为了提高计数速度，可接受同步计数器。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，依据当前计数器状态，利用规律把握电路，预备好适

17、当的条件。当计数脉冲沿到来时，全部应翻转的触发器同时翻转，同时也使用全部应保持原状的触发器不该变状态。 本试验中接受十进制计数器74LS90N，它可以用于对脉冲进行计数。被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则连续工作进行下次循环，计数器清零，显示器数值消逝，频率计完成一次测量。计数器的组成电路如图9所示。图9 计数器的电路图 通过不同的连接方式，74LS90N可以实现四种不同的规律功能；而且还可借助、对计数器清零，借助、将计数器置9。其具体功能详述如下：(1)计数脉冲从INA输入，QA作为输出端，为二进制计数

18、器。(2)计数脉冲从INB输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将INB和QA相连，计数脉冲由INA输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将INA与QD相连，计数脉冲由INB输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。 74LS90的功能真值表如表1所示。表1 74LS90的功能真值表输 入输 出功 能清 0置 9时 钟QD QC QB QAR0(1)、R0(2)、INA、INB1100 0000清 00011 1001置 90 00 0 1QA 输 出二进制计数1

19、QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持74LS90的引脚图如图10所示：图10 74LS90引脚图3.6锁存器电路锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下转变状态。本次试验电路接受74LS273锁存器。其作用是将计数器在1s结束时所记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数结束时，通过规律电路产生信号送入锁存器，将此时计数的值送入译码显

20、示器。选用两个8位锁存器74LS273可以完成上计数功能。当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。所以在计数期间内，计数器的输出不会送到译码显示器。74LS273引脚图如图11所示。图11 74LS273引脚图74LS273的功能表如表2所示。表2 74LS273规律功能表 图12 锁存器的电路3.7译码显示电路译码显示电路可由7段发光数码显示器U15U18和输出高电平有效的译码器74LS48组成。74LS48的内部有升压电阻，因此可以直接与显示器相连，其作用是把BC

21、D码表示的十进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。74LS48的引脚图及译码显示电路图如图13所示，表3是74LS48的真值表。表3 74LS48规律功能表十进数或功能输入BI/RBO输出显示LTRBID C B A abcdefg0HH0 0 0 0H11111101Hx0 0 0 1H01100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0 1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008Hx1 0 0 0H11111119Hx1 0 0 1H1

22、11001110Hx1 0 1 0H000110111Hx1 0 1 1H001100112Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL0000000RBIHL0 0 0 0L0000000LTLxx x x xH1111111 图 13 74LS48引脚图 图14 译码显示电路3.8系统的工作原理分析如图15所示，是一个输入脉冲信号为30Hz时的仿真结果。时基信号由555定时器构成一个较稳定的多谐振荡器，产生一个标准的时基信号，作为闸门开通的基准时间。当标准时间（1

23、s正脉冲）到来时，闸门U21开通。被测信号30Hz通过闸门U22进入计数器进行计数。此时U1输出端OUT能输出0或1的脉冲。脉冲经过与非门U21后变成1，与四连级计数器的R0(1)、R0(2)两端相连。依据计数器74LS90N的功能表可知，R0(1)、R0(2)为清零端，两者同时为高电平常实现清零功能。U5的OUT端此时能产生0或者1两种脉冲的形式。又由于U22与U21两个闸门相连，所以U22输出端只能有两种形式，分别是高电平1和低电平0。U22的输出端和计数器U14的INA端相连接。由计数器74LS90N的功能表可知，当INA为1的时候计数器开头工作。所以，当U1和U5同时产生0或者1的时候

24、，此时个位计数器U14的INA端为高电平1，计数器开头工作。此次设计的是10进制计数器，由74LS90N的功能表可看出，INB需与QA相连，和为置9端，此设计不需要，所以均置0接地。测量的范围为1-9999Hz所以需要四联级计数器。U14、U13、U12、U11分别是个位、十位、百位、千位计数器。当U22输出给了一个高电平，个位计数器U14开头工作。U14从0000始终计数到1000，此时输出端最高位QD为1，又由于QD与下一级计数器U13的INA端相连，所以U14的QD是1的时候U13开头工作。当U14为1001时，U13的值为0000。当计数器U14为0000时，U13为0001，此时产生

25、进位。 计数器74LS90N即开头记录时钟的个数，由于输入的脉冲为30Hz，所以千位计数器U11和百位计数器U12的QA、QB、QC、QD输出数字为0000，十位计数器U13的数是0011，个位计数器U14的数为0000。所统计后额数据经74LS273锁存器锁存。锁存器作用是将计数器在1s结束的计数进行锁存，使显示器上获得稳定的测量值。由于计数器在1s内要计成千上万的输入脉冲，若不加锁存器，显示器上的数字随计数器的输出而变化，不便于计数。所以必需加锁存器将其固定。选用8D锁存器74LS273可以完成上述锁存功能。当时钟脉冲的正跳变到达时，锁存器的输出等于输入，则U7、U8和U10的输出为000

26、0，而U9的输出为0011。从而将4个十进制计数器的输出值送到锁存器的输出端。正脉冲结束后，无论输入端为何值，输出端的状态保持原来的状态不变。锁存器的输出端把计数器的值传给译码器74LS48N。显示译码器74LS48N的作用是把用 BCD 码表示的10进制数转换成能驱动数码管正常显示的段信号，以获得数字显示由74LS48N的真值表可以看出。译码器U9里面的0011被译码后转换的值为3，U7、U8和U10里面的0000则被转换为0。所以最终LED显示的数字为30，满足设计的要求。图15 30Hz的仿真电路4、总体电路的仿真分析被测信号为8Hz的仿真结果如图16所示。图16 8Hz时的仿真结果 被

27、测信号为176Hz的仿真结果如图17所示。图17 176Hz时的仿真结果被测信号为1150Hz的仿真结果如图18所示图18 1150Hz时的仿真结果由仿真可以得表4表4 仿真结果与测量值误差表测量值仿真结果误差09Hz981 （11.11%）1099Hz30300 （0.00%）100999Hz1761742 （1.11%）10009999Hz1150113713（1.11%） 由表4可以看出，此次设计能够测出各种不同的频率，仿真值比测量值略小，误差约为1.11%，符合课程设计的要求。以及在计算机上进行的仿真得出试验可行，并且能够达到设计要求。简易数字频率计的设计应当留意其测量的的简易性。软件方面也在不影响频率计功能的条件下尽量简化，题目要求的是设计一个简易的数字频率计，用数字电子计数的简洁器件在尽可能提高测量的精确度的同时，系统的性价比大大提高。5、试验心得体会课程设计带给我很多感悟，不仅可以将书本上的学问用于实际的应用中去，而且可以加深对理论学问的理解。这是一个综合性