集成电路设计（第4版）试卷及答案 卷8

PAGE共5页第2页学号姓名学号姓名密封线一、名词解释：体效应MCM(10分)体效应：由于MOSFET的衬底与源端未连接在一起，而引起的阈值电压的变化叫做体效应。MCM：MCM（Multi-Chip-Module）多芯片组件即是当前微组装技术的代表技术。MCM技术将多个裸片形式的集成电路芯片和其他片式元器件组装在一块多层互连基板上，然后，封装在一个外壳内，组成一个具有设计复杂功能的电路模块。二、说明MOSFET噪声的来源、成因及减小的方法。(10分)噪声来源：热噪声和闪烁噪声。热噪声是由沟道内载流子的无规则热运动造成的，可通过增加MOS管的栅宽和偏置电流减少热噪声。闪烁噪声是由沟道处二氧化硅与硅界面上电子的充放电引起的，增加栅长栅宽可降低闪烁噪声。三、证明下图中NMOS放大器电压增益表达式为：，其中（W/L）1和（W/L）2分别表示M1和M2的宽长比。（10分）AVE=Gm1*RL=Gm1/Gm2四、对于下述的CMOS运放电路按照图中所给的尺寸和数值，编写完整的SPICE输入文件,执行交流小信号分析。假定在C盘上有库文件ami06.lib，其内容简略如下所示（Cc可用理想电容代替）（15分）.LIBami06.MODELami06NNMOS(LEVEL=11VERSION=3.1TNOM=27TOX=1.4E-8XJ=1.5E-7NCH=1.7E17VTH0=0.6586834K1=0.9091227……………..).MODELami06PPMOS(LEVEL=11VERSION=3.1TNOM=27TOX=1.4E-8XJ=1.5E-7NCH=1.7E17VTH0=-0.9728505K1=0.5231383……………..).ENDLami06五、作图说明Latch-up效应产生的原因，并简述防止Latch-up效应的方法。（15分）标准CMOS工艺的器件结构隐含着一个PNPN闩锁夹层，寄生了一个水平NPN晶体管和垂直PNP晶体管，形成寄生效应的等效电路图。Latch-Up效应在正常条件下，该结构中所有的PN结都处于反偏状态，因此两个寄生双极型晶体管都不导通，对电路的正常工作没有影响。但如果由于某种原因使得两个晶体管进入有源工作区，所示电路又形成一个很强的正反馈，则寄生双极型晶体管将导通大量的电流，致使电路无法正常工作，这种现象被称为Latch-Up效应。为了防止Latch-Up效应，常用的办法是在版图设计时，尽可能减小电阻R1、R2的阻值和两个双极型晶体管的电流放大倍数。六、用Verilog语言编写比较器和选择器的程序。（15分）比较器modulecompare_n(X,Y,XGY,XSY,XEY);input[width-1,0]X,Y;outputXGY,XSY,XEY;regXGY,XSY,XEY;parameterwidth=8;always@(XorY)beginif(X==Y)XEY=1;elseXEY=0;if(X>Y)XGY=1;elseXGY=0;if(X<Y)XSY=1;elseXSY=0;endendmodule选择器modulemux_2(out,a,b,sel);inputa,b,sel;outputout;regout;always@(aorborsel)begincase(sel)1’b1:out=a;1’b0:out=b;Default:out=’bx;endcaseendendmodule七、如下图所示为一电阻的示意图。已知该电阻的方块电阻值为150Ω/Square，每个接触孔电阻45Ω，L=20u，W=5u。请估算该电阻值大小。（10分）R=150*L/W+45*2/3=630八、版图设计中元件布局布线方面有哪些注意事项？(15分)（1）金属连线的宽度是版图设计必须考虑的问题。 （2）应确保电路中各处电位相同。芯片内部的电源线和地线应全部连通，对于衬底应该保证良好的接地。 （3）对高频