多功能数字钟设计实验报告

1、精选文档 数字电路与规律设计试验 试验报告 题 目 数字钟电路设计 学 院： 信息工程学院 系 电子信息工程 专 业： 班 级： 学 号： 同学姓名： 同组同学： 指导老师： 递交日期： 多功能数字钟设计一、试验目的1、综合应用数字电路学问，提高规律电路设计力量；2、学习使用protel或Altium designer进行电子电路的原理图设计、印制电路板设计；3、学习电路板制作、安装、调试技能和设计流程；4、了解数码管，译码器，555定时器及以下中规模器件的规律功能和使用方法。二、设计任务和设计要求1、设计一多功能数字钟并进行仿真和PCB板制作。2、基本功能：精确计时，以数字形式显示时、分、秒

2、的时间。3、扩展功能：校正时间，定时把握，正点报时。三、设计方案1、数字钟设计方案基本框图如下闹钟整点报时扩展电路主体电路秒分时个位十位个位十位十位个位译码译码时计数器译码译码译码译码秒计数器分计数器 秒脉冲信号校正把握显示译码模块整点报时模块计数模块闹钟模块 把握模块 2、各模块设计原理1.时的设计：时的计数以24小时为周期，按通常的习惯，24小时计数器的计数序列为00，01，22，23，00，即当计数到23小时59分59秒时，再来一个秒脉冲，计数器就进到00时00分00秒。这样，可利用反馈置数或反馈清零法进行二十四进制计数，本试验接受74LS161进行设计。2.分、秒的设计：分和秒计数器都

3、是模M=60的计数器。计数规律为00，01，58，59，00，。它们的个位都是十进制，而十位则是六进制。3.译码显示：将计数器和闹钟输出的4位二进制代码，译码显示出相应的十进制数状态，可利用显示译码器和数码管实现。4.校时电路：校时可用1s脉冲快速校正，也可手动产生单次脉冲慢校正至时或者分计数器。可设置不同脉冲来把握实现校正或正常计数。5.定时把握：数字钟在指定的时刻发出信号，实现闹钟功能，通过数据选择器使得在设定闹钟是可在数码管上显示设定时间而不影响正常计数。6.正点报时：每当数字钟计时快要到正点时发出声响，通常依据4低音1高音的挨次发出间断声响，以最终一声高音结束的时刻为正点时刻，即当分达

4、到59，秒达到50开头发出声响，50、52、54、56、58、60（高音）。 3、各模块设计原理图 1.总体设计图2. 各模块电路原理图及试验仿真结果3. 1）计数模块电路原理图，如图1所示图12）显示译码模块时钟正常计数模拟结果，如图2所示图23） 闹钟模块原理图如图3所示闹钟和正常时钟比较模块电路闹钟设定电路图34） 整点报时模块电路原理图如图4图45） 秒脉冲产生电路原理图，见下图5图54、 主要试验元件及器材清单CommentDescriptionDesignatorFootprintLibRefQuantityCapCapacitorC1, C2RAD-0.3Cap2Dpy Gree

5、n-CC7.62 mm Black Surface Green 7-Segment Display: CC, RH DPDS1, DS2, DS3, DS4, DS5, DS6LEDDIP-10/C5.08RHDDpy Green-CC674LS161HH, HL, MH, ML, SH, SL, Ua, Ub, UcDIP-1674LS1619BellElectrical BellLS1PIN2Bell1Res2ResistorR1, R2, R3AXIAL-0.4Res23SW-2BSJF, SJSSW-2BSW-2B2NE555PPrecision TimerUdP008NE555P17

6、4LS00UH, UHZ, UM, USDIP-1474LS00474LS153UJDIP-1674LS174LS13UJ1DIP-1474L174LS09UJ3DIP-1474L174LS48BCD-to-Seven-Segment Latch/Decoder/Display DriverUHH, UHL, UMH, UML, USH, USL648-08MC74HC4511N65、 系统设计与实现1、总电路图（见附页）2、工程变化订单（见附页）3、PCB图（见附页）4、3D图（见附页）6、 总结通过本次软件仿真设计试验收获很多，耗时也比较多，从一开头的基本模制计数器的设计到最终数字钟的形成

7、都经受了很多困难，但最终还是解决并成功的完成了多功能数字钟的设计。首先说一下遇到的问题主要有一下6点。1、 对Altium designer 软件的基本操作不生疏，一边摸索一边画图（包括元器件查找、元件布局和布线，环境配置等）；2、 在进行整点报时模块和闹钟模块设计的时候面临的问题是蜂鸣器的凹凸音无法区分，整点报时的时候蜂鸣器只要满足条件就始终响，没有凹凸音的区分，在进行闹钟设计的时候更加困难，一开头只能在电路里设计不行调整的闹钟设计到后来的任意时刻的设置且在数码管上显示不影响正常计数，一开头想着通过把握场效应的导通选择正常计数的数据和闹钟设定的数据在数码管上显示，但是一试发觉不行，后来想到一

8、种方案就是通过数据选择器实现2路数据的选择，只需要通过一个开关把握数据选择器的地址代码就可以选择出一路数据，因此闹钟的设定模块成功设计出来，但是在进行正常时钟与闹钟比较的时候又被卡住了，最终就通过异或门和与非门构建出同或门实现正常时钟和闹钟的时间比较二达到闹钟的功能。3、 画PCB图的时候由于用的是Altium designer元器件封装不全；4、PCB布线环境设置也是一个难点，刚入门PCB对布线环境不清楚；5、元器件布局特殊困难，为了板子的美观和布线更加简洁必需考虑很多因素才打算一个元器件的位置；6、布线的时候使用了10多根跳线，这个过程中连线的难以基本取决于布局的工作和环境设置。收获又以下几