《微计算机技术》课程复习重点要求

1、<<微计算机技术 >>课程复习重点要求（微计算机及接口技术部分）1. 8086微处理器结构片内结构框图的组成，EU BIU的功能及相互关系：微处理器是一个微计算机系统的核心部件，微处理器的基本功能是执行机器 指令，完成特定操作。学习一个典型的微处理器的结构、基本指令系统、总线操 作时序对于掌握微计算机的组成是很重要的。本课程的基本要求之一是掌握 8086微处理器的基本结构和总线的操作过程。通过逻辑框图掌握8086微处理器的结构。从功能角度，8086微处理器结构分 为 EU与 BIU两部分。执行部件（EU）:由ALU通用寄存器组、状态寄存器及操作控制器电路 组成。总线接口

2、部件（BIU）:由专用寄存器、指令队列缓冲器、地址加法器等功能 部件组成，形成对外总线，与存储器、I/O接口电路进行数据传输。EU与BIU是两个独立的功能部件，二者可并行操作。BIU在保证EU与片外传送 操作数前提下，可进行指令预取，与 EU可重叠操作。8086指令队列出现2个空字 节，且EI未占总线，BIU自动取指令填充队列。总结周期的概念、组成、操作：8086微处理器与片外存储器或I/O接口进行数据传输时，经BIU执行8086规定 的总线操作。8086的基本总线周期由4个时钟周期组成，每个时钟周期间隔称为一个T状态，一个基本总线周期由T1、T2、T3、T4组成。T1状态：BIU将RAM或I

3、/O地址放在地址/数据复用总线（A/D）上，输出 ALE信号，表明一个总线周期开始，选通外部地址锁存器，锁存AD总线上的地址信息；T2 状态：读总线周期：A/D总线为接收数据做准备，改变总线的方向，输出读选通 RD#写总线周期：A/D总线上形成待写的数据，且保持到总线周期的结束（T4）， 输出写选通WR#T3, T4 :对于读或写总线周期，AE总线上均为数据，T3上升沿检测READ信 号是否有效，无效时在T3与T4间插入等待状态Tw。Tw:当RAM或 I/O接口速度不够时，T3与T4之间可插入等待状态 Tw ;Ti :当BIU无访问操作数和取指令的任务时，8086不执行总线操作，总线周 期处于

4、空闲状态Ti 。8086在最小方式下主要引线定义、功能、系统组成：8086/8088微处理器引线,在逻辑上可分为3类：地址总线信号、数据总线信 号、控制总线信号。还有一些专用信号：电源、地、时钟。8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号，解决引线不够问题。掌握最小模式下基本引线信号定义及功能：AD 15AD0 （I/O,三态）：地址/数据复用引脚。BHE# IS（O,三态）：高字节允许/状态复用引脚。ALE （O）:地址锁存允许信号。RD# （O,三态）：读选通信号，低电平有效。WR# （O三态）：写命令信号，低电平有效。M/IO# （O,三态）：存储器或I/O接口

5、选择信号。DEN# （O,三态）：数据总线缓冲器允许信号。DT/R# （O,三态）：数据总线缓冲器方向控制信号READY （In）:就绪信号，高电平有效。处理器与存储器及I/O接口速度同步的控制信号。INTR （In）:可屏蔽中断请求线，高电平有效。INTA# （O）:最小模式下的中断响应信号。HOLD （In）:总线请求信号。HLDA （O）:总线请求响应信号。8086中断分类、中断向量、中断向量表及 INTR硬件中断的响应过程。8086微处理器有处理256种中断的能力。每个中断分配给一个中断类型码， 在0255之间，用一字节表示，也称为256种类型中断。256种类型中断分为硬件 中断和软件

6、中断。硬件中断：外部硬件电路产生的中断。软件中断：8086操作过程中发生异常事件或执行中断指令INT n。中断向量：每种中断处理程序的入口地址称为中断向量。中断向量表：8086将内存最低地址的1K单元作为中断向量表，存放256种中 断处理程序的入口地址，每个地址占4字节。8086对外部硬件中断请求INTR的响应：当INTR有一高电平，即有可屏蔽中断 请求。若此时IF=1且当前指令执行完，进入中断响应周期。 保护现场：标志寄存器入栈，清除IF和TF标志位，保护断点（下一条指令 地址入栈）； 8086将中断类型码乘4,得到中断向量表的入口地址，例如：类型码 =0CH 中断向量表入口 =0030H

7、8086从0030H开始读取4字节中断处理程序的入口地址，前两字节装入 IP， 后两字节装入CS, 8086执行中断处理程序。8086在最小方式下的总线请求机制：在一个系统中，若存在多个可控制总线的主模块时，总线使用权的转移存在 着一个请求与响应的过程。最小模式下总线请求信号是HOLD响应信号是HLDA 8086在每个CLKk升沿检测HOL信号； 当前总线周期结束时HLDA变高，响应请求，8086让出总线控制权。2 微处理器主要外围控制芯片中断系统及8259A可编程中断控制器：结构、引线、编址、初始化流程及初 始化命令字；中断系统应具有的功能：* 多中断源请求，软件可禁止与允许每个请求；* 中

8、断优先级判别功能，响应优先级别最高的请求；* 中断嵌套功能，高级别中断可中断较低级别的中断；* 响应中断后，能自动转向中断处理程序，处理结束后自动返回主程序。中断控制器：Intel 8259A可编程中断控制器：*8259A 优先级方式选择：全嵌套方式：固定优先级，IRO最高,IR7最低。特殊全嵌套：与上种基本相同，响应同级中断请求；优先级自动循环：某级被响应后，降为最低；优先级特殊循环方式：编程指定最低优先级；*8259A 屏蔽中断方式选择：普通屏蔽方式：对应IMF为1位的中断请求将被屏蔽。特殊屏蔽方式：执行中断程序时，动态改变优先级结构，屏蔽本级， 允许较低级请求被服务。*中断结束方式选择：

9、ISR n被清0，中断结束。自动结束方式：8259A攵到INTA#后自动把ISRn位清0。一般结束方式：8086发命令清除ISR中级最高的位，结束中断。特殊结束方式：将ISR中指定位清0。*8259A的命令字： 8259A工作方式的设定及运行中的控制，均由8086发来的命令字（1字节代 码）决定，命令字分初始化命令字和操作命令字两种。系统向8259A两个端口之一写入。8259A根据接收命令字的端口号，特征 位及顺序决定命令字的属性。初始化命令字（ICW）作为基本要求，应熟练掌握。DMA传送：*DMA的概念：DMA专送方式不需处理器干预可完成 M与I/O间的数据传送。 DMA期间系统总线由其他主

10、模块控制（驱动），该主模块要为系统提供地址及控 制信号。DMA控制器芯片是一个主模块，与处理器配合可实现系统的 DMA操作；*可编程DMA空制器应具备的基本功能模块：地址寄存器、传送字节数计数 器、工作模式寄存器、命令寄存器等；*DMA的工作过程：I/O向DMA（发请求；DMA向 CPL发请求；CPJ向应DMAC勺请求； DMAC向 I/O发响应信号；DMA发内存地址；DMA（发控制信号；DMA专送开始；DMA传送结束；*DMA的三种传输方式：单字节传输、块传输、请求传输；掌握三种传输方式的特点。*8237A芯片本身的内容不作为考试的基本要求。3 微处理器主要外围接口芯片8253A可编程计数器

11、/定时器：结构、引线、编址、模式字、时常数，会初 始化编程；*8253计数器/定时器结构与功能：有3个减一计数器；每个计数器有6种工作模式；占用4个端口号，需连接2条 地址线；*8253的编程：依所需工作方式及时间间隔，设置计数器的模式字与时间常数，在一外部脉 冲驱动下，产生所需输出信号，供系统使用。8255A可编程并行接口：结构、引线、编址、模式字、端口 C位操作控制字， 会初始化编程；*8255A并行接口结构：三个独立的8位I/O端口 , 口 A、口 B、口 C；共占4个端口号，连接2条地址线；*8255A的工作方式：0方式、1方式、2方式；口 A有3种工作方式；口 B有 2种工作方式；口

12、 C勺8条线可独立进行置1/置0的操 作。当工作在方式1或2时，口 C的8条线分为两组，每组4条线，分别作为口 A与口 B 在传输时的控制信号线；*8255A的模式字/控制字：一般模式字、端口 C位操作控制字；两种控制字要写入控制口；*8255A的编程：掌握初始化编程、端口 C位操作编程、模式0的应用； 串行接口：*串行通信的特点：串行通信是主机与外设交换信息的一种方式；串行通信中字节数据经一条传输线按位串行发送与串行接收；串行通信节省通信线路，可远距离传送，成本低，广泛应用在通信及计算机 网络系统中；*串行通信所涉及的问题：全双工、半双工、同步传输、异步传输；调制、解调。 *8251A可编程

13、通信接口芯片：结构、引线、编址、初始化流程及控制字；*8251A通信接口的结构：全双工、同步/异步、接收/发送器（USART；独立的接收/发送器通道；接收/发送双缓冲结构；占用两个端口号：数据寄存器端口、命令字端口；连接系统一条地址线。*8251A通信接口的编程： 8251A的工作方式及运行过程由程序控制；模式字决定工作方式，命令字控制运行过程；编程过程就是向控制口写入模式字及命令字的过程； 8259A依顺序接收模式字及命令字； 8259A在复位后开始接受模式字。4.基本外围设备接口技术键盘接口技术：矩阵式小型键盘的结构；行扫描法识别键按下的原理*矩阵式小型键盘结构与接口：键盘是一个由开关和行

14、线列线组成的矩阵电路；行线接一输出口，列线接一输入口；在小型微机系统中，如单板微计算机、带有微处理器的专用设备，所需键盘 的规模小，可采用简单实用的接口方式，在软件控制下完成键盘的输入功能；*行扫描法识别键按下的软件方法：行线接口电路输出一个8位扫描码，其中有一位为0,其余位全为1;输出为0行线的逻辑0电平，被有键按下的列线输入接口读入；软件根据列线输入接口读入的列值 （只一位为0）判断出按下键的座标位置， 形成键号；七段LED多位数码显示器的基本工作原理：*多位七段LED数码显示器结构：多个七段LED数码管的各段引线并联在一起，接段驱动器；各七段LED数码管的公共引线接一位驱动器；段码锁存器

15、输出接各段驱动器的输入；位码锁存器输出接各位驱动器的输入；多位七段LED数码显示器占用两个端口号：段码口、位码口。*扫描方式显示字符串：程序控制方法；保证一定的位扫描循环频率，得到较好的显示质量。逐次逼近法A/D转换的基本工作过程*D/A转换器的传输特性；*逐次逼近法A/D转换器的内部结构：逐次逼近寄存器、D/A转换器、比较器、 控制逻辑等；*软件实现逐次逼近法 A/D转换：硬件组成、编程思路；5微计算机总线：总线的含义：总线是一类信号线的集合，是模块间传输信息的公共通道，通 过它，计算机各部件间可进行各种数据和命令的传送。总线的标准：总线技术规范要标准化*机械结构规范：模块尺寸、总线插头、总

16、线接插件以及机械安装尺寸均有统一规定。*功能规范：总线每条信号线的名称、功能以及操作时序要有统一规定。*电气规范：总线每条信号线的有效电平、动态转换时间、负载能力等。 总线的指标*总线宽度：一次可以传输数据的位数，S10C为8位，ISA为16位，EISA为32位,PCI-2可达64位。总线宽度不会超过微处理器外部数据总线的宽度。*总数工作频率：总线信号中有一个 CLK时钟信号，CLK越高每秒钟传输的数 据量越大。ISA、EISA为8MHz PCI为33.3MHz, PCI-2 为66.6MHz=单个数据传输周期：不同的传输方式，每个数据传输所用CLK周期数不同。ISA 要 2个周期，PCI用1个周期。这决定总线最高数据传输率。总线的分类与层次系统总线：是微处理器芯片对外引线信号的延伸或映射，是微处理器与片 外存储器及I/0接口传输信息的通路。系统总线信号按功能可分为三类：地址总线（Where*:指出数据的来源与去向。地址总线的位数决定了存储空间的大小。数据总线（What）:提供模块间传输数据的路径，数据总线的位数决定 微处理器结构的复杂度及总体性能。控制总线（When：提供系统操作所必需的控制信号，对操作过程进行 控制与定时。扩充总线：亦称设备总线，用于系统I/O扩充。与系统总线工作频率不同， 经接口电路对系统总统信号缓冲、变换、隔离，进行不同层次的操作（ISA、EISA、MCA