专用集成电路教学课件第二章

1、2-1引言引言一、IC制造基本原理制造基本原理1、预备知识、预备知识 制造集成电路所用的材料主要包括硅（Si）、锗（Ge）等半导体半导体 ，以及砷化镓（GaAs）、铝镓砷（AlGaAs）、铟镓砷（InGaAs）等半导体的化合物半导体的化合物，其中以硅最为常用。 半导体半导体 ：导电能力介于导体和绝缘体之间的一类物质，半导体材料之所以能成为制造集成电路的材料，关键在于，在纯净的半导体中加入少量的杂质，可以使其导电率在几个数量级范围内改变，这样就可以通过控制掺杂浓度来控制半导体的导电性能，从而制成各种需要的器件。2-1引言引言一、IC制造基本原理制造基本原理1、预备知识、预备知识 杂质元素：杂质元

2、素：作用在于它们能为半导体提供带负电荷的自由电子或带正电荷的空穴。 施主杂质：提供自由电子的杂质元素。 受主杂质：提供空穴的杂质元素。 N型半导体：自由电子为多数载流子的半导体。 P型半导体：空穴是多数载流子的半导体。 PN结：N型半导体和P型半导体有机地结合在一起的时候，在它们的过渡区就形成了PN结，把PN结以某种方式排列并与其它物理结构组合，就可以得到不同的半导体器件。2-1引言引言一、IC制造基本原理制造基本原理1、预备知识、预备知识单晶硅及多晶硅单晶硅及多晶硅 单晶硅共价键结构结构严密，取向一致。 多晶硅（Polysilicon）晶体内每个局部区域里是周期性的规律排列，不同的局部区域的

3、排列方向不同，是由许多取向不同的小单晶体组成。 多晶硅的用途：做电阻、互连线，最重要的用处就是做MOS器件的栅极。2-1引言引言一、IC制造基本原理制造基本原理2、硅片（晶片）的产生、硅片（晶片）的产生 硅冶金级硅（有冶金级硅（有2的杂质）的杂质） 要将硅还原出来，采用的方法是将二氧化硅和碳元素（可以用煤、焦炭和木屑等）一起在电弧炉中加热至2100C左右，这时碳就会将硅还原出来。 SiO2(s) + 2C (s) = Si(s) + 2CO (g) 冶金级硅冶金级硅纯硅（纯硅（99.9999999%） 冶金级硅纯度与半导体工业要求的相差甚远，因此还需要进一步提纯。方法则是在流化床反应器中混合冶

4、金级硅和氯化氢气体，最后得到沸点仅有31C的三氯化硅。 Si(s) + 3HCl (g) = SiHCl3(g) + H2(g) 随后将三氯化硅和氢气的混合物蒸馏后再和加热到1100C的硅棒一起通过气相沉积反应炉中，从而除去氢气，同时析出固态的硅，击碎后便成为块状多晶硅。这样就可以得到纯度为99.9999999%的硅，换句话说，也就是平均十亿个硅原子中才有一个杂质原子。2-1引言引言一、IC制造基本原理制造基本原理2、硅片（晶片）的产生、硅片（晶片）的产生2-1引言引言一、IC制造基本原理制造基本原理2、硅片（晶片）的产生、硅片（晶片）的产生 纯多晶硅纯多晶硅单晶硅锭单晶硅锭 半导体硅晶体对于

5、芯片制造来说还是太小，因此需要把块状多晶硅放入坩埚内加热到1440C以再次熔化； 为了防止硅在高温下被氧化，坩埚会被抽成真空并注入惰性气体氩气。之后用纯度99.7%的钨丝悬挂硅晶种探入熔融硅中，晶体成长时，以220转/分钟的转速及310毫米/分钟的速率缓慢从熔液中拉出； 这样一段时间之后就会得到一根纯度极高的硅晶棒，理论上最大直径可达45厘米，最大长度为3米。 以上的这种制备单晶硅锭的方法以上的这种制备单晶硅锭的方法称为称为Czochralski法。硅晶种：晶体法。硅晶种：晶体的晶向由硅晶种决定的晶向由硅晶种决定2-1引言引言一、IC制造基本原理制造基本原理2、硅片（晶片）的产生、硅片（晶片）

6、的产生Professor Jan Czochralski(1885-1953)，波兰人1916年发明目前广泛使用的柴氏法，但当时并没有引起足够的重视；1950年Bell lab.的G.K.Teal和J.B.Little应用这种方法生长出了单晶锗；目前，这种方法被广泛应用在单晶体的生长中。柴氏当时的发现：他在研究金属的结晶速率时，注意到把毛细吸管浸到金属液体里，然后慢慢移出液体使之固化。通过这种方法，柴氏得到了直径等于1mm的单晶金属。2-1引言引言一、IC制造基本原理制造基本原理3、封装与管芯、封装与管芯几种封装2-1引言引言一、IC制造基本原理制造基本原理3、封装与管芯、封装与管芯2-1引言

7、引言一、IC制造基本原理制造基本原理3、封装与管芯、封装与管芯2-1引言引言二、工艺类型简介按照制造器件的结构不同可以分为 双极型 由电子和空穴这两种极性的载流子作为在有源区 中运载电流的工具 单沟道MOS工艺:PMOS工艺和NMOS工艺 MOS型 CMOS工艺 BiMOS集成电路集成电路 双极与双极与MOS混合集成电路混合集成电路 绝缘体上硅 SOI(Silicon on Insulator)-CMOS工艺2-1引言引言二、工艺类型简介按照MOS的栅电极的不同可以分为： 铝栅工艺 硅栅工艺（已经成为CMOS制造中的主流工 艺）按照CMOS工艺的不同可以分为： P阱工艺 N阱工艺 双阱工艺 2

8、-1引言引言二、工艺类型简介 根据工序的不同可以把工艺分成三类：前工序、后工序及辅助工序。 1、前工序：包括从晶片开始加工到中测之前的所有工序。前工序结束，半导体器件的核心部分管芯就形成管芯就形成了。了。 前工序中包括以下三类工艺：前工序中包括以下三类工艺：薄膜制备工艺：薄膜制备工艺：包括氧化、外延、化学气相淀积、蒸发、溅射。掺杂工艺：掺杂工艺：包括离子注入和扩散。图形加工技术：图形加工技术：包括制版和光刻。2-1引言引言二、工艺类型简介 2、后工序：后工序：包括从中测开始到器件完成的所有工序。包括中间测试、划片、贴片、焊接、封装、成品测试等工序。 3、辅助工序：辅助工序：前、后工序的内容是I

9、CIC工艺流程直接涉及到的工序，为保证整个工艺流程的进行，还需要一些辅助性的工序，这些工序包括： 超净环境的制备超净环境的制备 高纯水、气的制备高纯水、气的制备 材料准备：材料准备：包括制备单晶、切片、磨片、抛光等工序，制成ICIC生产所需要的单晶圆片。2-2集成电路制造工艺简介集成电路制造工艺简介一、氧化工艺在集成电路的制作过程中，要对硅反复进行氧化，制备SiO2薄膜。1、SiOSiO2薄膜在集成电路的作用 作为对杂质选择扩散的掩膜；作为MOS器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘介质和隔离介质，如器件之间的隔离、层间隔离；作为集成电路中电容器元件的介质；2-2集成电路制造

10、工艺简介集成电路制造工艺简介一、氧化工艺2、热氧化原理与方法（生长SiO2薄膜的方法之一） 热氧化生成SiO2薄膜，就是将硅片放入高温（1000 1200）的氧化炉内，然后通入氧气，在氧化气氛中使硅表面发生氧化生成SiO2薄膜。2-2集成电路制造工艺简介集成电路制造工艺简介一、氧化工艺2 2、热氧化原理与方法（、热氧化原理与方法（生长生长SiOSiO2薄膜的方法之一薄膜的方法之一） 根据氧化环境的不同又可把热氧化分为干氧法和湿氧法两种。 、干氧法、干氧法：通入的氧化气体是纯氧气Si+ OSi+ O2= SiO= SiO2 优点：优点：SiOSiO2薄膜结构致密、排列均匀、重复性好，不仅掩蔽能力

11、强、钝化效果好，而且在光刻时与光刻胶接触良好，不宜浮胶 缺点：缺点：生长速度太慢。2-2集成电路制造工艺简介集成电路制造工艺简介一、氧化工艺2、热氧化原理与方法（生长SiO2SiO2薄膜的方法之一） 、湿氧法：通入的氧化气体除氧气外还带有水汽Si+ O2= SiO2Si+ 2H2O = SiO2+ 2H2 优点：生成SiO2薄膜的速度快。 缺点：SiO2薄膜的表面有硅烷醇的存在，使得它在光刻时与光刻胶接触不良，容易产生浮胶。SiO2+ H2O 2（Si-OH） SiO2薄膜的致密性显然也不如干氧法。2-2集成电路制造工艺简介集成电路制造工艺简介一、氧化工艺一、氧化工艺2 2、热氧化原理与方法（

12、热氧化原理与方法（生长生长SiO2SiO2薄膜的方法之一薄膜的方法之一） 生产中一般不单独采用某一种方法，而是将两种方法结合起来，采用干氧湿氧干氧交替的氧化方式，即在氧化开始时先通一段时间纯氧气（干氧），然后再加入水汽进行湿氧，湿氧结束后再通一段时间纯氧气。这样就可使湿氧结束后SiO2薄膜表面的硅烷醇（Si-OH）重新变为SiO2，明显改善了SiO2薄膜与光刻胶的接触性能，提高了SiO2薄膜的质量。2-2集成电路制造工艺简介集成电路制造工艺简介一、氧化工艺3、化学气相沉淀（生长SiO2薄膜的方法之二） 化学气相淀积是使一种或数种化学气体以某种方式激活后在衬底表面发生化学反应，从而在衬底表面生成

13、所需的固体薄膜。 化学气相淀积的种类有常压化学气相淀积（APCVD）、低压化学气相淀积（LPCVD）、等离子体化学气相淀积（PECVD）、光致化学气相淀积（photoCVD）等几种。 用化学气相淀积法生成SiO2薄膜，主要是采用硅烷（SiH4）与氧按下式反应：SiH4 + 2O2SiO2 + 2H2O（CVD=Chemical Vapor Deposition）2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺 在半导体基片的一定区域掺入一定浓度的杂质元素，形成不同类型的半导体层，来制作各种器件，这就是掺杂工艺。掺杂工艺主要有两种：扩散工艺和离子注入工艺。1、扩散工艺： 在热运动的作用

14、下，物质的微粒都有一种从浓度高的地方向浓度低的地方运动的趋势，这就是扩散。三种扩散类型：* 交换扩散 * 填隙扩散填隙扩散 * 空位扩散空位扩散点阵中相邻原子交换位子扩散粒子在点阵间隙中运动点阵中的原子会离开原位成为填隙原子，留下来的空位由附近的原子填补而形成的空位移动和原子运动2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺二、掺杂工艺1、扩散工艺、扩散工艺 、扩散方程 一维情况下，杂质扩散由式描述 J J是单位面积杂质的传输速率（杂质流密度），是单位面积杂质的传输速率（杂质流密度），N(x,t)N(x,t)是是杂质的浓度，杂质的浓度，D D是扩散系数（是扩散系数（c cm2/s/

15、s），），x x是杂质运动方向的坐标，是杂质运动方向的坐标，t t是是扩散时间。扩散时间。 上式表明单位面积、单位时间杂质的局部传输速率，与杂质的浓度梯度成正比，比例常数就是扩散系数，它反映了扩散速度的快慢。2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺二、掺杂工艺1、扩散工艺、扩散工艺、扩散方程 根据质量守衡定律，杂质浓度随时间的变化要与扩散通量随位置的变化相等，即：将（2）带入（1）即得扩散方程：注：对于不同的初始条件，扩散方程的解是不同的。注：对于不同的初始条件，扩散方程的解是不同的。2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺二、掺杂工艺1、扩散工艺、扩散工艺

16、、扩散方程 扩散方程描述了在杂质扩散的过程当中，硅片中各点处杂质浓度与时间的关系，当扩散时间一定时，杂质的分布就定下来了，这个分布可由求解扩散方程得到。这样，在杂质的分布达到要求时迅速将温度降至室温，这时扩散系数很小，可认为扩散已经停止，高温时形成的结果被固定下来，这就是扩散的基本原理。2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺二、掺杂工艺1、扩散工艺、扩散工艺、两种表面源的扩散分布、恒定表面源扩散 恒定表面源扩散是指在扩散的过程中，硅片表面的扩散源的浓度（ NS）始终保持不变，这称为扩散方程的边这称为扩散方程的边界条件界条件；同时，在扩散开始的时候，硅片内没有杂质，这称为扩散

17、方程的初始条件。这称为扩散方程的初始条件。这样来求解扩散方程就可得到杂质在硅片内的浓度与扩散时间和位置的关系（右图） 由图可以看出：随着扩散时间的增加，杂质进入硅片内部的深度和浓度都在增加，而硅片表面处杂质的浓度不变。2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺二、掺杂工艺1、扩散工艺、扩散工艺（2）两种表面源的扩散分布 、有限表面源的扩散分布 扩散的杂质源在扩散开始前已积累在硅片表面一薄层内，且杂质总量Q一定，扩散过程中不再有外来杂质的补充。即：边界条件初始条件 这样来求解扩散方程就可得到杂质在硅片内的浓度与扩散时间和位置的关系（右图）由图可以看出，随着扩散时间的增加，杂质进入

18、硅片内部的深度在增加，而硅片表面杂质的浓度却在下降。2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺1、扩散工艺 实际生产中杂质的扩散，往往先进行恒定表面源扩散，这一步工序称为预淀积，在预淀积的基础上，再进行有限表面源扩散，这一步工序常常称为再分布。、常用扩散方法液态源扩散片状源扩散固固扩散固扩散涂层扩散 氮化硼扩散示意图2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺二、掺杂工艺2、离子注入工艺、离子注入工艺 将杂质元素的原子离子化，使其成为带电的杂质离子，然后用电场加速这些杂质离子，使其获得极高的能量并直接轰击半导体基片。当这些杂质离子进入半导体基片后，受到半导体原子的

19、阻挡停了下来，这样就在半导体基片内形成了一定的杂质分布。 特点：1、注入温度低（约400）；2、通过控制注入的电学条件可精确控制掺杂的浓度和结深；3、杂质浓度不受材料固溶度的限制；4、可采用离子注入的元素种类多，注入纯度高；5、可实现大面积薄而均匀的掺杂，横向扩散小。2-2集成电路制造工艺简介集成电路制造工艺简介二、掺杂工艺1、扩散工艺 离子注入结束后，还要对半导体基片进行退火处理退火处理，这是因为高能量的杂质离子进入半导体基片（如硅片）使得一部分硅原子离开了原来的位置，造成晶格损伤，杂质离子也不是正好处在原来硅原子的位置上。退火通常是在氮气的保护下使硅片在一定温度下保持一段时间，从而使晶格恢

20、复，也使杂质离子进入替代硅原子的位置而激活，起到施主或受主的作用。2-2集成电路制造工艺简介集成电路制造工艺简介三、光刻工艺 借助于掩膜版（Mask），并利用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种薄膜上（如SiO2薄膜、多晶硅薄膜和各种金属膜）刻蚀出各种所需要的图形，实现掩膜版图形到硅片表面各种薄膜上图形的转移。 在保证一定成品率的条件下，一条生产线能刻出的最细线条就代表了该生产线的工艺水平。2-2集成电路制造工艺简介集成电路制造工艺简介三、光刻工艺光刻系统的组成：曝光机、掩膜版、光刻胶主要指标：主要指标：分辨率W(resolution)光刻系统所能分辨和加工的最小线条尺寸；焦深(DO

21、F-Depth of Focus)投影光学系统可清晰成像的尺寸范围；关键尺寸(CD-Critical Dimension)控制；对准和套刻精度(Alignment and Overlay)；产率(Throughout)；价格；2-2集成电路制造工艺简介集成电路制造工艺简介三、光刻工艺两种类型的光敏抗蚀剂光刻胶光刻胶正胶与负胶正胶：正胶：光刻胶膜本来不能被溶剂所溶解，只有当受到适当波长的光照射后（如紫外光）发生光分解反应，变为可溶性的物质，这种胶称为正胶。负胶：负胶：光刻胶膜本来可以被溶剂所溶解，只有当受到适当波长的光照射后（如紫外光）发生光聚合反应而硬化，变为不可溶性的物质，这种胶称为负胶。2

22、-2集成电路制造工艺简介集成电路制造工艺简介三、光刻工艺三、光刻工艺 曝光机：1）将硅圆片与掩膜严格定位；2）为抗蚀剂提供曝光用的辐射源。其技术指标有：分辨率、对准度、吞吐量。 曝光机是VLSI制造中最为关键的设备之一。 光刻工艺步骤（负胶）光刻工艺步骤（负胶）2-2集成电路制造工艺简介集成电路制造工艺简介三、光刻工艺三、光刻工艺腐蚀腐蚀去光刻胶去光刻胶淀积或生长淀积或生长新层新层检验与测量检验与测量烘箱后烘烘箱后烘显影、冲洗及烘显影、冲洗及烘干干光刻机对准曝光光刻机对准曝光烘箱前烘烘箱前烘涂光刻胶涂光刻胶掩膜掩膜出去的晶片2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介 硅栅工艺

23、也叫自对准工艺，它有利于减小栅源和栅漏之间的覆盖电容。 有源区是制作MOS晶体管的区域。硅栅工艺是先做栅极再做源、漏区，这是硅栅工艺和铝栅工艺的根本区别。由于先做好硅栅再做源漏区掺杂，栅极下方受多晶硅栅保护不会被掺杂，因此在硅栅两侧自然形成高掺杂的源、漏区，实现了源栅漏的自对准。2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介硅栅NMOS管剖面图2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介硅栅MOS管的制造工序管的制造工序(a)场氧化、光刻有源区场氧化、光刻有源区 (b)栅氧化栅氧化 (c)淀积多晶硅，刻多晶硅淀积多晶硅，刻多晶硅(d)N+注入注入 (e)淀积淀积S

24、iO2，刻接触孔，刻接触孔 (f)蒸铝，刻铝电极和互连蒸铝，刻铝电极和互连2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介 硅片上开始有一层称为场区场区氧化层氧化层的厚氧化层。要形成MOS管的那个区域的场氧被刻蚀掉，直到出现硅表面。思考题1：为什么场氧为什么场氧会做得很厚？会做得很厚？2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介在暴露的硅表面生长一层精确控制的薄二氧化硅层（12 ），），这叫栅氧化层栅氧化层或者薄氧化层将多晶硅（1um2um）淀积在硅片表面，再刻淀积在硅片表面，再刻蚀内部连线和栅极。刻蚀内部连线和栅极。刻蚀后的多晶硅栅如图所蚀后的多晶硅栅如图所示。示

25、。2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介 将没有被多晶硅覆盖的暴露的薄氧化层刻蚀掉，于是，把整个硅片放在掺杂源下，这引起两种作用：在衬底中形成扩散结，同时多晶硅也被特定的掺杂剂所掺杂，这就减小了多晶硅的电阻率。2-3版图设计技术版图设计技术一、硅栅MOS工艺简介工艺简介 长一层SiO2，并刻蚀出接触孔；金属化，并且刻蚀掉不需要的金属。2-3版图设计技术版图设计技术 CMOS工艺MOS集成电路由于其有源元件导电沟道的不同，又可分为PMOS集成电路、NMOS集成电路和CMOS集成电路。各种MOS集成电路的制造工艺不尽相同。MOS集成电路制造工艺根据栅极的不同可分为铝栅工艺（栅

26、极为铝）和硅栅工艺（栅极为掺杂多晶硅）。由于CMOS集成电路具有静态功耗低、电源电压范围宽、输出电压幅度宽（无阈值损失）等优点，且具有高速度、高密度的潜力，又可与TTL电路兼容，因此使用比较广泛。2-3版图设计技术版图设计技术 在CMOS电路中，P沟MOS管作为负载器件，N沟MOS管作为驱动器件，这就要求在同一个衬底上制造PMOS管和NMOS管，所以必须把一种MOS管做在衬底上，而把另一种MOS管做在比衬底浓度高的阱中。根据阱的导电类型，CMOS电路又可分为P阱CMOS、N阱CMOS和双阱CMOS电路。传统的CMOS IC工艺采用P阱工艺，这种工艺中用来制作NMOS管的P阱，是通过向高阻N型硅

27、衬底中扩散(或注入)硼而形成的。2-3版图设计技术版图设计技术 N阱工艺与之相反，是向高阻P型硅衬底中扩散(或注入)磷，形成一个做PMOS管的阱，由于NMOS管做在高阻的P型硅衬底上，因而降低了NMOS管的结电容及衬底偏置效应。这种工艺的最大优点是同NMOS器件具有良好的兼容性。双阱工艺是在高阻的硅衬底上，同时形成具有较高杂质浓度的P阱和N阱, NMOS管和PMOS管分别做在这两个阱中。这样，可以独立调节两种沟道MOS管的参数，以使CMOS电路达到最优的特性，而且两种器件之间的距离也因采用独立的阱而减小，以适合于高密度的集成，但其工艺比较复杂。2-3版图设计技术版图设计技术 以上统称为体硅CM

28、OS工艺。此外，还有SOSCMOS工艺（蓝宝石上外延硅膜）、SOICMOS工艺（绝缘体上生长硅单晶薄膜）等，它们从根本上消除了体硅CMOS电路中固有的寄生闩锁效应。而且由于元器件间是空气隔离的，有利于高密度集成，且结电容和寄生电容小，速度快，抗辐照性能好, SOICMOS工艺还可望做成立体电路。但这些工艺成本高，硅膜质量不如体硅，所以只在一些特殊用途（如军用、航天）中才采用。下面介绍几种常用的CMOS集成电路的工艺及其元器件的形成过程。2-3版图设计技术版图设计技术一、 P阱阱MOS工艺简介工艺简介 P阱阱CMOS工艺通常是在中度掺杂工艺通常是在中度掺杂的N型硅衬底上首先型硅衬底上首先作出作出

29、P阱，在阱，在P阱中做阱中做N管，在管，在N型衬底上做型衬底上做P管。管。 工艺过程的主要步骤及所用的掩膜版：工艺过程的主要步骤及所用的掩膜版：第一块掩膜版：用来规定第一块掩膜版：用来规定P阱的形阱的形状、大小及位置；状、大小及位置；第二块掩膜版：用于确定薄氧化层；第二块掩膜版：用于确定薄氧化层；第三块掩膜版：用来刻蚀多晶硅，形成多第三块掩膜版：用来刻蚀多晶硅，形成多晶硅栅极及多晶硅互连线；晶硅栅极及多晶硅互连线；第四块掩膜版：确定需要进行离子注入形成第四块掩膜版：确定需要进行离子注入形成P+的区域；的区域；第五块掩膜版：用来确定需要进行掺杂的第五块掩膜版：用来确定需要进行掺杂的N+区域；区域

30、；第六块掩膜版：确定接触孔，将这些位置处的第六块掩膜版：确定接触孔，将这些位置处的SiO2刻蚀掉；刻蚀掉；第七块掩膜版：用于刻蚀金属电极和金属连线；第七块掩膜版：用于刻蚀金属电极和金属连线；2-3版图设计技术版图设计技术一、一、P阱阱MOS工艺简介工艺简介反相器版图及结构剖面图（P阱CMOS工艺）2-3版图设计技术版图设计技术二、双阱工艺及SOI CMOS工艺简介工艺简介 双阱工艺：通常是在N+或或P+衬底上外延生长一层厚度及掺杂浓度可精确控制的高纯度硅层（外延层），在外延层中做双阱（N阱和P阱），N阱中做P管，P阱中做N管。其工艺流程除了阱的形成这一步要做双阱以外，其余步骤与P阱工艺类似。

31、绝缘体上硅（SOI）的基本思想是在绝缘衬底上的薄硅膜中做半导体器件。例如在蓝宝石上外延硅（SOS），在薄的硅层上用不同的掺杂方法分别形成N型器件和P型器件2-3版图设计技术版图设计技术二、双阱工艺及SOI CMOS工艺简介工艺简介2-3版图设计技术版图设计技术二、双阱工艺及SOI CMOS工艺简介工艺简介工艺比较示意图：(a) P阱工艺阱工艺(b) N阱工艺阱工艺(c)SOI CMOS工艺工艺2-3版图设计技术版图设计技术三、体硅结构中的寄生效应三、体硅结构中的寄生效应闩锁效应闩锁效应 如果说光明中总有一丝黑暗的话，那么困扰体硅CMOSCMOS的“黑暗”就是一种称为“闩锁效应”的寄生电路效应。

32、 思考题思考题2：通过查阅资料，试分析一下“效应”的发生机理以及防止“闩锁效应”应该采取闩锁的措施。 我们需要为芯片找寻一种基质，因此我们考察了地 球的基质。它主要是沙粒，所以我们使用了沙粒。我们 需要为芯片上的线路和开关找寻一种金属导体。我们考 察了地球上的所有金属，发现铝是最丰富的，所以我们 使用了铝。 戈登戈登 摩尔讲述的一个关于微处理器的寓言摩尔讲述的一个关于微处理器的寓言 2-3版图设计技术版图设计技术三、版图设计规则1、内容：设计规则规定了掩膜版各层几何图形宽度、间隔、重叠及层与层之间的距离等的最小容许值。2、设计规则的作用：是设计和生产之间的一个桥梁;是一定的工艺水平下电路的性能

33、和成品率的最好的折中。3、设计规则描述：微米设计规则微米设计规则：以微米为单位直接描述版图的最小允许尺寸。设计规则：设计规则：以为基准的，最小允许尺寸均表示为的整数倍。近似等于将图形移到硅表面上可能出现的最大偏差；如限制最小线宽为2，窄了线条就可能断开，可以随着工艺的改进线性缩小，这就使设计变得更加灵活。2-3版图设计技术版图设计技术三、版图设计规则1) 设计规则版图设计规则是一种可缩放的设计规则(scalable design rules)。1978年时3 m，后来达到0.50.8 m。现在除了做专用电路以外，设计规则已经采用的不多了。2-3版图设计技术版图设计技术 1980年 Mead提出

34、一个无量纲的单一参数“”作为特征尺寸，从而建立起一套以为自变量的几何尺寸间的函数约束关系。随着的变化，各个尺寸同时线性缩放。针对不同的工艺将代换为绝对尺寸，所有尺寸都随之变成绝对尺寸。设计规则的优点：可以延长设计数据的寿命，可移植到不同厂家加工。2-3版图设计技术版图设计技术设计规则的缺点：(1) 只在一定范围内适用，例如13 m工艺范围，如果在亚微米范围就不适用了，因为不同层之间的关系呈现非线性变化，不应该简单地进行线性缩放。(2) 为了满足各种工艺，设计规则采用保守设计，对整套规则按照最坏情况将尺寸适当放宽，版图面积要大。(3) 模拟IC不太合适。因为上述缺点，目前工业界对规则兴趣不大。当

35、电路密度上升为主要矛盾时，工业界更愿意采用微米规则，即采用绝对尺寸规范设计规则，这样可最大限度地发挥给定工艺的潜力。不过，这时的移植加工相当麻烦，需要借助于手工或者更先进的CAD工具。2-3版图设计技术版图设计技术Professor Lynn Conway美国密歇根大学电机工程和计算机科学荣誉教授。三、版图设计规则2-3版图设计技术版图设计技术 Professor Carver Mead是硅谷的科学和企业界倍受尊敬的一位科学家。在固态电子学领域做出了很多先驱性的贡献。是VLSI设计方法学上最重要的影响人之一出版的专著涉及固态物理学、微电子学和生物物理学。2003年，11月6日被布什总统授予国家

36、科技奖章。三、版图设计规则2-3版图设计技术版图设计技术三、版图设计规则三、版图设计规则所有的CMOS工艺都可以采用下列特征描述：两种不同的衬底（P,NP,N）P P型管和N N型管掺杂区的形成材料（Ge,PGe,P）MOSMOS管的栅极内连通路层间的接触对于典型的CMOS工艺，可以用不同的形式来表示各层：JPLJPL实验室提出的一组彩色的色别图点划线图形不同线型图上述几种类型的组合JPL是加州理工学院的喷气发动实验室是加州理工学院的喷气发动实验室(Jet Propulsion Laboratory)的英文缩写的英文缩写2-3版图设计技术版图设计技术三、版图设计规则 以为基准的版图规则对以下几

37、种掩膜层几何参数进行定义： 有源区或薄氧化层 P阱或阱或N阱阱 多晶硅多晶硅 P+区或区或N+区区 各个不同区域的接触孔各个不同区域的接触孔 金属连接线金属连接线2-3版图设计技术版图设计技术三、版图设计规则三、版图设计规则例：有源区或薄氧化层区设计规则2.12.1有源区最小宽度有源区最小宽度2.22.2有源区最小间距有源区最小间距2.32.3源、漏到阱的边缘最源、漏到阱的边缘最小间距小间距2.42.4衬底、阱的接触有源衬底、阱的接触有源区到阱边缘的最小距离区到阱边缘的最小距离2.5 2.5 N+-P+之间的最小距之间的最小距离离有源区或薄氧化层区设计规则图示2-3版图设计技术版图设计技术四

38、版图检查与验证版图检查和验证主要包括： 设计规则检查(DRC)； 电气规则检查(ERC)； 版图与电路图的一致性检查(LVS)； 版图参数提取(LPE)及后仿真验证。其过程如下图 所示2-3版图设计技术版图设计技术版图检查和验证2-4电参数设计规则电参数设计规则一、电阻值的计算1、薄层电阻（方块电阻） 导电材料的电阻率L 矩形薄层电阻长度 矩形薄层电阻W 矩形薄层电阻宽度 t 矩形薄层电阻厚度 定义：方块电组定义：方块电组 R=/t，则，则通过方块电阻的概念就把版图几何尺寸和工艺纵向参数分开了通过方块电阻的概念就把版图几何尺寸和工艺纵向参数分开了2-4电参数设计规则电参数设计规则1、薄层电阻（

39、方块电阻）、薄层电阻（方块电阻）0.5m1m MOS工艺中常用材料的方块电阻一、电阻值的工艺中常用材料的方块电阻一、电阻值的计算（单位计算（单位/）材料材料最小值最小值典型值典型值最大值最大值互连金属0.050.070.1顶层金属0.030.040.05多晶硅152030硅-金属化合物236扩散层（N+，P+）1025100硅化合物扩散2310N阱（或P阱） 1k2k5k2-4电参数设计规则电参数设计规则一、电阻值的计算一、电阻值的计算2、非矩形电阻的计算图（a）所示电阻形状有相应的公式可计算它的相对电阻非矩形电阻估算（虚线为电流的出入口）2-4电参数设计规则电参数设计规则一、电阻值的计算2、

40、非矩形电阻的计算、非矩形电阻的计算 图（b）所示电阻形状的相对电阻可用下页表进行估算非矩形电阻估算（虚线为电流的出入口）2-4电参数设计规则电参数设计规则一、电阻值的计算2、非矩形电阻的计算非矩形电阻的计算把所要考虑的形状划分成简单的可以计算出把所要考虑的形状划分成简单的可以计算出电阻值的几个区非矩形电阻估算取值电阻值的几个区非矩形电阻估算取值 形状形状比值比值相对阻值相对阻值（a）1515（b）11.5232.52.552.62.75（c）1.52342.12.252.52.65形状形状比值比值相对阻值相对阻值（d）11.5232.22.32.32.6（e）1.52341.451.82.32

41、.65非矩形电阻估算取值表2-4电参数设计规则电参数设计规则一、电阻值的计算3、沟道电阻、沟道电阻MOS管的伏安特性通常是非线性的，为了估算它的性能，用管的伏安特性通常是非线性的，为了估算它的性能，用“沟道电阻沟道电阻”来近似它的行为来近似它的行为: 对于N沟和P沟MOS管，k的值一般在10000 30000 / 。是载流子的表面迁移率。和UT都是温度的函数。所以，沟道电阻、开关时间和功耗都随温度而变化。一般温度每增加1 ，沟道电阻大约增加25%。)/(WLkR 2-4电参数设计规则电参数设计规则二、二、MOS电容电容 集成电路器件结构中导电层以绝缘介质隔离就形成了电容。MOSMOS集成电路中寄生电容主要包括集成电路中寄生电容主要包括MOSMOS管的管的寄生电容以及由金属、多晶硅和扩散区连线形成的连寄生电容以及由金属、多晶硅和扩散区连线形成的连线电容。线电容。1、MOS电容特性电容特性 MOS结构电容的特性，与栅极上所加电压紧密相结构电容的特性，与栅极上所加电压紧密相关，这是因为半导体的表面状态随栅极电压的变化可关，这是因为半导体的表面状态随栅极电压的变化可处于积累层、耗尽层、反型层三种状态。处于积累层、耗尽层、反型层三种状态。二、MOS电容电容、积累层 对P型衬底材料上的N型MOS器件，当Vg0时，栅极上的负电荷吸引衬底中的空穴向硅的表面，形成积累层。这时，MOS器件的结