第二章数字电路

1、123456VOUTVINVccR101078910逻辑逻辑1（高态）（高态）逻辑逻辑0（低态）（低态）5.0V3.5V1.5V0.0V未定义未定义11：Vgs = 0 Vgs = 0 Rds（106 ） Vgs Rds drainsource gate+Vgs12 source drain gate+VgsP沟道沟道：Vgs 1M RnVOLmaxIOLmax30CMOS反相器反相器CMOS反相器反相器输入为高态输入为高态时，时，输出为低态输出为低态。n沟道导通，沟道导通，100欧。欧。p沟道断开，大于沟道断开，大于1兆欧。兆欧。电流从电流从电源电源，流经，流经负载负载、再流进再流进器件输出

2、端器件输出端到到地地时，时，称器件称器件输出端吸收电流输出端吸收电流。输出为低态时，输出电压输出为低态时，输出电压VOUT 1M VOHminIOHmax31CMOS反相器反相器输入为低态输入为低态时，时，输出为高态输出为高态。p沟道导通，沟道导通，200欧。欧。n沟道断开，大于沟道断开，大于1兆欧。兆欧。电流从电流从电源电源流出流出器件输出端器件输出端，流经流经负载负载到到地地时，时，称器件称器件输出端提供电流输出端提供电流。CMOS反相器反相器输出为高态时，输出电压输出为高态时，输出电压VOUT = VOHmin输出端输出端能提供的最大电流能提供的最大电流：IOHmaxVOUT = 0VC

3、C = + 5.0VRThevVThev +VIN = 1ThevThevOUTRVI32电阻性负载的电阻性负载的戴文宁等效电路戴文宁等效电路VCC = + 5.0VRThevVThev +VOUT = 1VIN = 0ThevThevCCOUTRVVI33电阻性负载的电阻性负载的戴文宁等效电路戴文宁等效电路VOUT = 0VCC = + 5.0VRThevVThev +VCC = + 5.0VRThevVThev +VOUT = 134VCC = + 5.0V400 2.5k VIN 1.5VVOUT 4.31VVCC = + 5.0V4k 200 VIN 3.5VVOUT 0.24VVIN

4、 3.5VVOUT 0.24V偏低偏低偏低偏低偏高偏高偏高偏高35p沟道沟道n沟道沟道p沟道沟道n沟道沟道36373839直流扇出：输出在“常态”（高或低）时，能驱动的输入端数目。 交流扇出：输出端对寄生电容的充放电能力。在要决定速度损失有多大的情况下，考虑交流扇出。4041XZ1k +5VXZXZ“与与”、“与非与非”门，门，不用的输入端接不用的输入端接高电平高电平“或或”、“或非或非”门，门，不用的输入端接低不用的输入端接低电平电平424344rtft10%10%t tr rt tf f 4546VCC = + 5.0VRLRpRnVL+CLVCC = + 5.0VRLRpRnVL+CL4

5、7VINVOUTpLHtpHLt信号通路信号通路：一个特定：一个特定输入信号输入信号转化逻辑元件的特定转化逻辑元件的特定输出信输出信号号所经历的电气通路所经历的电气通路。经历通路的时间为。经历通路的时间为传播延迟时间传播延迟时间平均传输延迟时间平均传输延迟时间 ()=+P Pd dP PH HL LP PL LH H1 1t tt tt t2 248输出从高到低变化时，延迟时间输出从低到高变化时，延迟时间49VDD = +5.0VVOUTVINTpTnCL50输入电压不接近供电轨道（0V或Vcc），p沟道和n沟道部分“导通”，部分短路。5152pn53iDvI12VDDVDD = +5.0VV

6、OUTVINTpTn54（transition time）（propagation delay）（static power dissipation）（dynamic power dissipation）55EN = 0EN = 0，EN_L = 1EN_L = 1， A A、B BEN = 1EN = 1，EN_L = 0EN_L = 0， A A、B BENEN_LAB56VOUTVIN5.02.1 2.95.0VT+VT-逻辑符号：逻辑符号：57VT+VT-EN=0EN=0 C=1, Tp C=1, Tp B=1, D=0, Tn B=1, D=0, TnEN=1EN=1 C=AC=A ,

7、 B=0 , , B=0 , D=AD=AVCCOUTENABCDTpTnAENOUT58active pull-upVCCAZVCCB100 1M 100 1M 59ABZVCCVCCR 上拉电阻上拉电阻60ABZnABZVCCVCCRCDVCCZ = Z1 Z2 = (AB) (CD) = (AB) (CD) = (AB + CD)Z1Z26162新的新的“标准标准”逻辑供电电压逻辑供电电压viVTI s63+RfVd+ 02V 023V 35V 164ABD1D2RVCC Y基极基极basecollector集电极集电极发射极发射极emitterVCCvo+-vi+-RBRCiC65“基

8、极基极”注入注入小电流小电流，开关，开关“接通接通”，“发射极发射极”和和“集电极集电极”之间有电流。之间有电流。放大、饱和放大、饱和“基极基极”无电流无电流，开关，开关“断开断开”，“发射极发射极”和和“集电极集电极”之间无电流。之间无电流。 截止截止6667ABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B68推拉式输出推拉式输出ABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B69高高1.0V0.7VABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B70VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.8TTLVOLmax0.33VILmax0.8V

9、IHmin2.0VOHmin3.84CMOS低态：VILmax-VOLmax高态：VOHmin-VIHmin7174HCT74LS : 3.84 2.0 = 1.84V : 0.8 0.33 = 0.47VVOLmax0.33VILmax0.8VIHmin2.0VOHmin3.8474HCTVOLmax0.5VOHmin2.7VIHmin2.0VILmax0.874LS74LS74HCT : 2.7 2.0 = 0.7V : 0.8 0.5 = 0.3V7274HCT74HCT（看输出看输出）7474LSLS（看输入看输入）104 . 04 mAmAIIILOL2000204mAmAIIIHOH.CMOS: 74HCTIOH = 4 mAIOL = 4 mAIIH = 1 AIIL = 1 ATTL: 74LSIOH = 0.4mAIOL = 8 mAIIH = 0.02mAIIL = 0.4 mA73晶体管流入电流为“+”，流出电路为“-” mA毫安10-3A 74HCT74HCT（看输出看输出）7474LSLS（看输入看输入）4100. 0240. 23. 8O HIHIIm Am Am