内部整合电路声音(I2S)控制器

1、13-11內部整合電路聲音內部整合電路聲音(I2S)(I2S)控制器控制器 13-22大綱大綱l概觀 l訊號說明 l控制器操作 l序列音訊時脈與取樣頻率 l資料格式 l暫存器 l中斷 13-33概觀概觀lI2S是一種數位立體音訊協定 lI2S控制器(I2SC)控制I2S連結(I2SLINK)lI2S連結是一個立體音訊的低電源四支腳位的序列介面 lI2S介面和音訊編碼解碼器97 (AC97)介面可能不能同時使用 13-44概觀概觀(cont.)lI2SC是由緩衝器、狀態暫存器、控制暫存器、平行序列轉換器和計數器組成 l使用在應用程式處理器系統記憶體和一個外部I2S編碼解碼器之間的數位化音訊傳輸。

2、l為了重播放數位化音訊的或合成音訊的產生，I2SC從應用程式處理器系統記憶體檢索數位化音訊取樣且將它們經由I2SLINK傳送到編碼解碼器，再由編碼解碼器中的外部數位到類比轉換器轉換音訊取樣成為類比音訊波形 13-55概觀概觀(cont.)l為了記錄數位化音訊，I2SC從一個編碼解碼器(經由I2SLINK)接收數位化音訊取樣且將它們儲存到應用程式處理器系統記憶體 I2S控制器支援 標準I2S與 MSB調整I2S格式 lI2S資料能夠由DMA控制器或程式I/O來儲存到系統記憶體或是從系統記憶體取得 13-66概觀概觀(cont.)lI2S控制器以四支腳位連接到一個外部編碼解碼器：l一個位元率時脈(

3、BITCLK)，能使用一個內部或一個外部來源資料l一種格式化或“左/右”控制訊號(SYNC)l二個序列音訊腳位，一個做為輸入(SDATA_IN)和另一個做為輸出(SDATA_OUT)l一個可選擇的系統時脈(SYSCLK)也由I2SC傳送到編碼解碼器13-77訊號說明訊號說明 lSYSCLK是I2S單元中所有時脈的基礎時脈l在2 MHz與12.2 MHz之間l頻率是256倍於音訊取樣頻率 l只有在BITCLK組態為輸出時，SYSCLK由應用程式處理器驅動 13-88訊號說明訊號說明(cont.)表 14-1. 外部介面到編碼解碼器名稱 方向說明GP32/SYSCLK O系統時脈= BITCLK

4、* 4 ，只有編碼解碼器能使用GP28/BITCLKI 或 O位元率時脈 = SYNC * 64GP31/SYNCO識別 左/右 GP30/SDATA_OUTO序列音訊輸出資料到編碼解碼器GP29/SDATA_INI序列音訊從編碼解碼器輸入資料13-99控制器操作控制器操作 lI2S控制器(I2SC)能經由處理器或DMA控制器其中一個來進行存取 l處理器使用程式I/O指令來存取I2SC且能存取下列型式的資料 I2SC暫存器資料 I2SC FIFO資料 I2S編碼解碼器資料 13-1010控制器操作控制器操作(cont.)(cont.)lDMA控制器能夠只存取FIFO lDMA控制器對I2SC發

5、出的下列DMA要求做出回應 傳送FIFO要求是以傳送臨界值(TFTH)設定為基礎，如果所傳送的FIFO數少於傳送臨界值(TFTH)加一個通道時，則傳送FIFO要求被設定 接收FIFO要求是以接收臨界值(RFTH)設定為基礎，如果所接收FIFO數多於接收臨界值(RFTH)加一個通道時，則接收FIFO要求被設定 13-1111初始化初始化l1. 藉由設計SYSUNIT的GPIO方向暫存器、SYSUNIT的GPIO交替功能選擇暫存器和I2SC的序列音訊控制器廣域控制暫存器(位元2)來設置BITCLK方向。l2. 選擇標準I2S或MSB調整I2S模式的操作，可以由設計序列音訊控制器I2S/MSB調整控

6、制暫存器(SACR1)的位元0來完成 13-1212關閉與啟動音訊重播關閉與啟動音訊重播 l當I2SC啟動時，音訊傳輸會自動啟動 l重播可以藉由觸發SACR1暫存器中的DRPL位元來停止 l影響 所有I2SLINK重播活動關閉 傳送FIFO指標會重置為0 傳送FIFO填入值會重置為0 0會透過I2SLINK傳送 傳送的DMA要求是關閉13-1313關閉與啟動音訊錄音關閉與啟動音訊錄音 l當I2SC啟動時，音訊錄音會自動啟動l錄音也可以藉由觸發SACR1暫存器中的DREC位元來停止 l影響 I2SLINK錄音動作關閉 接收FIFO指標會重置為0 接收FIFO填入值會重置為0 任何由DMA/CPU

7、的讀取操作會以0回傳 接收的DMA要求關閉13-1414 傳送傳送FIFOFIFO錯誤錯誤 l狀態位元在傳送欠載狀況期間設置，它會觸發一個中斷(假如中斷是致能的話) l1.有效傳送的資料在記憶體中仍然是可用的但是DMA控制器極需要傳送的FIFO因為它在服務其他有較高優先權的週邊設備。l2. DMA控制器已經從記憶體傳送所有有效資料到傳送的FIFOl第二個情況促使最後的有效取樣透過I2SLINK來回應直到關閉SACR0ENB位元來關掉I2SC。13-1515接收接收FIFOFIFO錯誤錯誤 l狀態位元在接收滿溢狀況期間設置，它會觸發一個中斷(假如中斷是致能的話) 13-1616尾端位元組尾端位元

8、組 l當編碼解碼器已經完成傳送有效資料，I2SC將記錄零，且這將繼續直到關閉SACR0ENB位元來關掉單元。l假如接收資料的總緩衝區容量小於接收臨界值時，I2SC將記錄零，當所設計的臨界值到達時，接收DMA要求將執行。13-1717序列音訊時脈與取樣頻率序列音訊時脈與取樣頻率 音訊時脈分配暫存器(31:0) SYSCLK =147.6MHz/(SADIV) BITCLK =SYSCLK / 4 SYNC或取樣頻率=BITCLK / 64 0 x0000-000C 12.288 MHz 3.072 MHz 48.000 kHz0 x0000-000D 11.343 MHz 2.836 MHz 4

9、4.308 kHz0 x0000-001A 5.671 MHz 1.418 MHz 22.154 kHz0 x0000-0024 4.096 MHz 1.024 MHz 16.000 kHz0 x0000-0034 2.836 MHz 708.92kHz 11.077 kHz0 x0000-0048 2.048 MHz 512.00kHz 8.000 kHz13-1818FIFOFIFO與記憶體格式與記憶體格式 lFIFO緩衝區為16個字元的深度和32位元的寬度，在每一個方向每個通道可儲存32個取樣 l音訊資料每32位元的字儲存二個取樣(左+右)，即使取樣小於16位元。l當右通道資料使用32位

10、元字的位元31:16時，左通道資料佔用位元15:0。在每一個16位元欄位中，音訊取樣是向左調整，而未使用位元在右側(LSB)填入零13-1919I2SI2S與與MSBMSB調整序列音訊格式調整序列音訊格式 I2SI2S資料格式資料格式(16(16位元位元) ) MSBMSB調整資料格式調整資料格式(16(16位元位元) ) 13-2020DMADMA服務所採用的服務所採用的TFTHTFTH與與RFTHRFTH lDMA控制器只能設計來傳送8、16或32位元組的資料，這符合2、4或8個FIFO取樣，介紹TFTH與RFTH的值來預防傳送FIFO滿溢錯誤和接收FIFO欠載錯誤 13-2121TFTH

11、TFTH與與RFTHRFTHDMA傳送容量 FIFO通道數 TFTH值 RFTH值 MinMaxMinMax8 Bytes201411516 Bytes401231532 Bytes60871513-2222序列音訊時脈除數暫存器序列音訊時脈除數暫存器(SADIV)(SADIV) l這個暫存器使用來產生六個不同的BITCLK頻率和六個不同的取樣頻率，所有位元為讀取/寫入13-2323SADIVSADIV位元 名稱 說明 6:0 SADIV 000 1100 = BITCLK of 3.072MHz 000 1101 = BITCLK of 2.836 MHz 001 1010 = BITCLK of 1.418MHz 010 0100 = BITCL