信号完整性培训

1、信号完整性培训第第3 3讲：时钟技术讲：时钟技术3-1 一些基本概念和定义一些基本概念和定义3-2 时钟的产生时钟的产生3-3 时钟的传输和分布时钟的传输和分布 2系统时钟系统时钟系统时钟在高速数字系统中扮演着举足轻重的角色，就像一个系统时钟在高速数字系统中扮演着举足轻重的角色，就像一个“节拍节拍”发生器，发生器，协调着高速数字系统各部分的工作。如同一个交响乐队的指挥，是核心和灵魂。协调着高速数字系统各部分的工作。如同一个交响乐队的指挥，是核心和灵魂。 系统时钟的性能好坏，直接关系着整个高速数字系统的工作和整体性能。因此，系统时钟的性能好坏，直接关系着整个高速数字系统的工作和整体性能。因此，系

2、统时钟的产生，传输和分布在高速数字系统设计中是一个关键所在，其重要性是系统时钟的产生，传输和分布在高速数字系统设计中是一个关键所在，其重要性是这么强调都不过分。这么强调都不过分。 系统时钟设计的基本目标是在满足系统对时钟抖动（系统时钟设计的基本目标是在满足系统对时钟抖动（ ）、时钟偏差（）、时钟偏差（ ），信），信号完整性（号完整性（ ）等性能指标的要求，将时钟信号传递到系统的各个部件中去。）等性能指标的要求，将时钟信号传递到系统的各个部件中去。 系统时钟设计的任务基本可以分为两部分：系统时钟设计的任务基本可以分为两部分： 高质量时钟信号的产生。高质量时钟信号的产生。 时钟信号的传输与分布。时

3、钟信号的传输与分布。 在讨论高速数字系统的时钟设计之前，首先说明有关时钟的一些基本概念。在讨论高速数字系统的时钟设计之前，首先说明有关时钟的一些基本概念。33-1 一些基本概念和定义3-1-1 3-1-1 时钟偏差（时钟偏差（ ） 时钟偏差：时钟信号的理想时钟偏差：时钟信号的理想“沿变沿变”和实际上的和实际上的“沿变沿变”之差。之差。 在实际系统中，造成时钟信号的在实际系统中，造成时钟信号的“沿变沿变”与理想与理想“沿变沿变”存在着差别的一个主要存在着差别的一个主要原因是因为数字信号经过逻辑器件时，其传输延迟时间上存在着差别。因此，人们也原因是因为数字信号经过逻辑器件时，其传输延迟时间上存在着

4、差别。因此，人们也常直观地将时钟偏差定义为器件输出时钟信号的传输延迟时间之差。常直观地将时钟偏差定义为器件输出时钟信号的传输延迟时间之差。ABCACB图图3-1-1 时钟偏差的定义时钟偏差的定义4内部时钟偏差和外部时钟偏差内部时钟偏差和外部时钟偏差 从更广义的角度出发，由于器件之间连线延迟的不同，或者负载条件的不同，都有从更广义的角度出发，由于器件之间连线延迟的不同，或者负载条件的不同，都有可能引起时钟信号的实际可能引起时钟信号的实际“沿变沿变”与理想的与理想的“沿变沿变”不同。因此可以将时钟偏差分为两不同。因此可以将时钟偏差分为两类：类：内部时钟偏差（内部时钟偏差（ ）：）： 一种是由逻辑器

5、件内部产生的，表现为逻辑器件输出之间信号延迟上的差别。一种是由逻辑器件内部产生的，表现为逻辑器件输出之间信号延迟上的差别。外部时钟偏差（外部时钟偏差（ ）：）： 另一种是由于连线延迟和负载条件不同引起的延迟差别，被称为外部时钟偏差另一种是由于连线延迟和负载条件不同引起的延迟差别，被称为外部时钟偏差（ ） 。InOut负负载载Intrinsic SkewEntrinsic Skew连线Clock_Out 图图4-1-2 时钟信号的内、外源示意图时钟信号的内、外源示意图 5时钟性能损失时钟性能损失 为了度量由于时钟偏差引起的系统时钟性能损失，人们引进了一个指标，称为时钟性为了度量由于时钟偏差引起的

6、系统时钟性能损失，人们引进了一个指标，称为时钟性能损失（能损失（ ），它的定义如下：），它的定义如下： 时钟性能损失时钟性能损失 = （4-1-1） 其中，其中，F为系统时钟频率，单位为赫兹（）；为系统时钟频率，单位为赫兹（）；D为时钟偏差为时钟偏差, 单位为秒（单位为秒（s）。）。 时钟性能损失的大小是系统时钟频率和时钟偏差的函数。时钟性能损失的大小是系统时钟频率和时钟偏差的函数。 对于一个给定时钟偏差大小的系统，随着系统时钟频率的提高，时钟性能损失增大；对于一个给定时钟偏差大小的系统，随着系统时钟频率的提高，时钟性能损失增大； 同样，对于一个给定的系统时钟频率，时钟偏差的大小也直接影响着时

7、钟性能损失。同样，对于一个给定的系统时钟频率，时钟偏差的大小也直接影响着时钟性能损失。%100DF6图图4-1-3 4-1-3 时钟性能损失的示意图时钟性能损失的示意图 图图4-1-3给出了时钟性能损失随系统时钟频率变化和时钟偏差大小变化的例子。给出了时钟性能损失随系统时钟频率变化和时钟偏差大小变化的例子。 7时钟性能损失时钟性能损失 事实上，时钟性能损失表征的是时钟偏差占时钟信号周期的百分比，也就是事实上，时钟性能损失表征的是时钟偏差占时钟信号周期的百分比，也就是相对比值。因此，时钟性能损失可以直接用时钟偏差占时钟信号周期的比值来定相对比值。因此，时钟性能损失可以直接用时钟偏差占时钟信号周期

8、的比值来定义：义： 时钟性能损失时钟性能损失 = （4-1-2） 其中，其中，T = 1为系统时钟的周期为秒（为系统时钟的周期为秒（s）。）。 对于前例，时钟性能损失对于前例，时钟性能损失 = = 5(1/25) = 540 = 0.125TD84-1-2 4-1-2 内部时钟偏差的分类内部时钟偏差的分类 由逻辑器件内部产生的时钟偏差，或者说内部时钟偏差，从时钟偏差产生的机制上由逻辑器件内部产生的时钟偏差，或者说内部时钟偏差，从时钟偏差产生的机制上考虑，可以被划分为三种：考虑，可以被划分为三种： 1 1占空比偏差（占空比偏差（ ）|PHLPLHPSttt（4-1-3） 时钟信号上升沿的传输延迟

9、时间与下降沿时钟信号上升沿的传输延迟时间与下降沿的传输延迟时间之间的差。和的差会导致时钟的传输延迟时间之间的差。和的差会导致时钟脉冲的宽度失真。脉冲的宽度失真。 有时也称其为脉冲偏差有时也称其为脉冲偏差（ ）。）。 占空比偏差实质上是表征一个逻辑芯片的占空比偏差实质上是表征一个逻辑芯片的同一个管脚对时钟信号不同沿变（或称：跳变）同一个管脚对时钟信号不同沿变（或称：跳变）的传输延迟特性，因此定义参数来表征占空比的传输延迟特性，因此定义参数来表征占空比偏差的大小：偏差的大小： 图图4-1-4 时钟信号的占空比偏差时钟信号的占空比偏差 tPLHtPHL理想时钟理想时钟实际时钟实际时钟9时钟信号的脉宽

10、之差时钟信号的脉宽之差 由图由图4-1-4可看出：时钟信号沿的传输延迟时间与之间的之差就等于时钟信号正负脉冲可看出：时钟信号沿的传输延迟时间与之间的之差就等于时钟信号正负脉冲的宽度之差。因此也可以用时钟信号的脉宽之差来表示：的宽度之差。因此也可以用时钟信号的脉宽之差来表示：|LOWHIGHPSttt（4-1-4） 时钟信号的占空比可以用百分比的形式表示，如时钟信号的占空比可以用百分比的形式表示，如45%:55%45%:55%，经常将，经常将% %忽略，直接表示为：忽略，直接表示为：45:5545:55。 当存在时，时钟信号的频率越高，对大小的要求当存在时，时钟信号的频率越高，对大小的要求就越高

11、。就越高。 如：对于一个频率为如：对于一个频率为2525的系统时钟，若要求其占的系统时钟，若要求其占空比为空比为4545：55%55%时，则不能超过时，则不能超过4 4。这时要求：。这时要求： 18 18，同时有同时有 22 22；或者；或者 18 18， 同时有同时有 22 22。 而对于一个而对于一个5050的系统时钟，则不能超过的系统时钟，则不能超过2 2，即要，即要求：求： 9 9，同时有，同时有 11 11；或者；或者 9 9， 同时有同时有 1111。 图图4-1-5 时钟信号的脉冲偏差时钟信号的脉冲偏差tHIGHtLOW102 2输出管脚间偏差（输出管脚间偏差（ ） 输出管脚间偏

12、差（输出管脚间偏差（ ）被定义为在一个器件内各输出管脚之间的最大传输延迟之差，）被定义为在一个器件内各输出管脚之间的最大传输延迟之差，因此也称为：因此也称为： 。在一般的逻辑器件手册中，输出时钟信号的传输延迟时间定义有两种：。在一般的逻辑器件手册中，输出时钟信号的传输延迟时间定义有两种：输出时钟信号由高到低的传输延迟时间和由低到高的传输延迟时间，所以输出管脚间偏输出时钟信号由高到低的传输延迟时间和由低到高的传输延迟时间，所以输出管脚间偏差也有两个定义，即差也有两个定义，即: : （ ） （ ）其具体定义为：其具体定义为： |minmaxPHLPHLOSHLttt（4-1-5）|minmaxPL

13、HPLHOSLHttt（4-1-6）图图4-1-6 时钟信号的输出管脚间偏差时钟信号的输出管脚间偏差tOSHL理想时钟理想时钟output1output2tOSLH113.3.器件间偏差（器件间偏差（ ） 定义：定义： 在一个系统中，不同器件的输出上升沿（下降沿）之间的延迟时间差别。在一个系统中，不同器件的输出上升沿（下降沿）之间的延迟时间差别。用用 表示。表示。 tskewpp 对各种产品手册给出的对各种产品手册给出的 指标，我们需要特别给予关注，指标，我们需要特别给予关注， 必须明确所给指标的限定必须明确所给指标的限定条件。这是因为条件。这是因为 的大小与两个因素有关：一是时钟传输过程的变

14、化，或者说是时钟传的大小与两个因素有关：一是时钟传输过程的变化，或者说是时钟传输的具体形式不同。二是不同器件所处环境的变化。输的具体形式不同。二是不同器件所处环境的变化。 电源电压变化和环境温度变化是硅器件中影响传输延迟的两个主要因素，对电源电压变化和环境温度变化是硅器件中影响传输延迟的两个主要因素，对 指标来指标来说，这是非常重要的限定条件。说，这是非常重要的限定条件。 对于单电源的单板系统来说，板上各元件使用相同的电源。电源的变化对对于单电源的单板系统来说，板上各元件使用相同的电源。电源的变化对 影响就影响就小一些。而在多电源、多板系统中，电源的变化对小一些。而在多电源、多板系统中，电源的

15、变化对 影响就成为一个重要的因数。即使影响就成为一个重要的因数。即使不同的板使用同一电源，但由于各处对电源电流的需求不同，使得各板上实际得到电不同的板使用同一电源，但由于各处对电源电流的需求不同，使得各板上实际得到电源电压也不同。源电压也不同。 环境温度变化的影响更为复杂，由于各元件本身产生的热量不同，元件分布的密度环境温度变化的影响更为复杂，由于各元件本身产生的热量不同，元件分布的密度不同，散热条件不同，使得个元件所处位置的实际温度差别很大。因而，会产生较大不同，散热条件不同，使得个元件所处位置的实际温度差别很大。因而，会产生较大的的 。 124-1-3 4-1-3 时钟抖动（时钟抖动（ ）

16、 时钟偏差虽然对系统时钟的性能影响很大，但其影响可以认为基本上是一种静态时钟偏差虽然对系统时钟的性能影响很大，但其影响可以认为基本上是一种静态因素，或者说，其影响是固定的。因素，或者说，其影响是固定的。 定义：定义： 当实际时钟信号的边沿与理想时钟边沿的偏离由于受某种因素（如噪声、当实际时钟信号的边沿与理想时钟边沿的偏离由于受某种因素（如噪声、串扰、电源电压变化等）不断发生变化时，而且这种变化是随机的，这种现象串扰、电源电压变化等）不断发生变化时，而且这种变化是随机的，这种现象就是我们常说的时钟抖动，或者说时钟晃动。这种偏离相对于理想位置可能是就是我们常说的时钟抖动，或者说时钟晃动。这种偏离相

17、对于理想位置可能是超前，也可能是滞后的，如图超前，也可能是滞后的，如图7-1-77-1-7所示。时钟抖动的数值表示通常有两种：所示。时钟抖动的数值表示通常有两种： 时钟抖动的最大值，即：峰时钟抖动的最大值，即：峰- -峰值（），单位一般为皮秒，常用峰值（），单位一般为皮秒，常用来表示。来表示。 时钟抖动的均方根值，即所谓的标准方差（时钟抖动的均方根值，即所谓的标准方差（），单位一般也为皮秒。），单位一般也为皮秒。图图4-1-7 时钟抖动示意图时钟抖动示意图13时钟抖动的分类时钟抖动的分类 一一. . 周期抖动（周期抖动（ ） 周期抖动也被称为短时间抖动（周期抖动也被称为短时间抖动（ ）。它是指

18、相对于理想输入的时钟周期而言，）。它是指相对于理想输入的时钟周期而言，输出时钟跳变偏离其理想位置的偏离量，如图输出时钟跳变偏离其理想位置的偏离量，如图4-1-84-1-8所示。所示。 理想的输入时钟周期是时钟信号频率的倒数，但是实际输出时钟的每个周期与理想理想的输入时钟周期是时钟信号频率的倒数，但是实际输出时钟的每个周期与理想周期都有差值，经过多次测量得到的这种差值的最大值即为周期抖动的峰周期都有差值，经过多次测量得到的这种差值的最大值即为周期抖动的峰- -峰值，峰值，如式如式(4-1-7)(4-1-7)所示。所示。通常把时钟抖动分为三类：通常把时钟抖动分为三类： 周期抖动（周期抖动（ ），）

19、， 抖动和长期时钟抖动（抖动和长期时钟抖动（ ）)()()(nperjitperPPtMaxJitter其中：其中：()为周期抖动的峰为周期抖动的峰-峰值，峰值，()n为在单次测量为在单次测量中，时钟的实际周期与理想周期的偏差，中，时钟的实际周期与理想周期的偏差，n为整数。为整数。图图4-1-8 4-1-8 周期抖动示意图周期抖动示意图（4-1-7）14时钟周期抖动的均方差值时钟周期抖动的均方差值RMSJitter 时钟抖动的均方根值经常也用时钟抖动的均方根值经常也用表示，如式（表示，如式（4-1-94-1-9）所示。）所示。 按照数理统计的理论，时钟周期抖动的均方差值可以由式（按照数理统计的

20、理论，时钟周期抖动的均方差值可以由式（4-1-84-1-8）描述。）描述。 其中，其中， 表示时钟周期抖动的均方差值，表示时钟周期的第表示时钟周期抖动的均方差值，表示时钟周期的第i i次测量值，次测量值，T T表示时钟周期的表示时钟周期的理想值。理想值。 2102)(TTtJitteriiRMS（4-1-8）2102)(TTtii（4-1-9）15抖动的均方差值与峰抖动的均方差值与峰- -峰值峰值 按照数理统计的理论，时钟周按照数理统计的理论，时钟周期抖动的均方差值与峰期抖动的均方差值与峰- -峰值的关系峰值的关系可以由式（可以由式（4-1-104-1-10）描述。）描述。 （4-1-10）R

21、MSPPt7t16半周期抖动（半周期抖动（ ）)()(max)(nhperJithperJittMaxt 近年来一种新的高速数据传输技术，即：双数据率（近年来一种新的高速数据传输技术，即：双数据率（ ，简称：）得，简称：）得到了大量的应用。与传统的时钟同步传输技术不同，数据传输技术利用到了大量的应用。与传统的时钟同步传输技术不同，数据传输技术利用时钟信号的两个边沿，即时钟的上升沿和下降沿进行数据传输，从而使时钟信号的两个边沿，即时钟的上升沿和下降沿进行数据传输，从而使数据的传输速率提高了一倍。由于有了这种新的数据传输机制，所谓的数据的传输速率提高了一倍。由于有了这种新的数据传输机制，所谓的“

22、”的新概念被提出。的新概念被提出。“ ”是指相对于理想输入时钟周期而言，在半个时是指相对于理想输入时钟周期而言，在半个时钟周期里，输出时钟跳变偏离其理想位置的最大偏离量，如图钟周期里，输出时钟跳变偏离其理想位置的最大偏离量，如图4-1-9所示。所示。（4-1-10） 图图4-1-94-1-9显示了一个差分时钟信显示了一个差分时钟信号的完整周期，即两个半时钟周期。号的完整周期，即两个半时钟周期。理想的输入时钟的半个周期应是两倍理想的输入时钟的半个周期应是两倍的时钟信号频率的倒数，但是实际输的时钟信号频率的倒数，但是实际输出时钟的每半个周期与理想的半周期出时钟的每半个周期与理想的半周期都有差值，经

23、过多次测量得到的这种都有差值，经过多次测量得到的这种差值的最大值即为半周期抖动的峰差值的最大值即为半周期抖动的峰- -峰值，如式峰值，如式4-1-104-1-10所示。所示。图图4-1-9 Half-Period Jitter4-1-9 Half-Period Jitter示意图示意图17二二. . 前后周期抖动（前后周期抖动（ ）)()(nMaxccJitterMaxJitter 前后周期抖动（前后周期抖动（ ）是指后一个输出时钟周期相对于前一个输出时钟周期的变化量，）是指后一个输出时钟周期相对于前一个输出时钟周期的变化量，如图如图4-1-104-1-10所示。所示。1 1为第为第2 2个时

24、钟周期与第个时钟周期与第1 1个时钟周期之间的时钟抖动，而个时钟周期之间的时钟抖动，而2 2则是第则是第3 3个时个时钟周期与第钟周期与第2 2个时钟周期之间的时钟抖动。前后周期抖动一般用抖动的最大值表示，即经个时钟周期之间的时钟抖动。前后周期抖动一般用抖动的最大值表示，即经过多次测量，其测量最大值过多次测量，其测量最大值()()就是其最大的就是其最大的 。（4-1-11）图图4-1-10 Half-Period Jitter4-1-10 Half-Period Jitter示意图示意图18 的测量 在时钟抖动测量中，这种在时钟抖动测量中，这种 的测量是最为困难的，因为需要连续测量两个相邻的时

25、钟周的测量是最为困难的，因为需要连续测量两个相邻的时钟周期，这对测量仪器的精度要求非常高，而且为了掌握最大的期，这对测量仪器的精度要求非常高，而且为了掌握最大的 情况，需要测量大量的数据，情况，需要测量大量的数据，需要大量的存储、计算和比较。通常使用专用的时间间隔分析仪（需要大量的存储、计算和比较。通常使用专用的时间间隔分析仪（ ）进行测量。）进行测量。 另一种测量方法是使用具有足够内存容量的宽带数字存储示波器。在这种方法中，先另一种测量方法是使用具有足够内存容量的宽带数字存储示波器。在这种方法中，先用数字存储示波器一次存取大量周期的被测时钟信号，然后使用商业有效的软件或自己编用数字存储示波器

26、一次存取大量周期的被测时钟信号，然后使用商业有效的软件或自己编写的专用软件进行分析和计算，得到测试结果。图写的专用软件进行分析和计算，得到测试结果。图4-1-104-1-10是使用公司的数字存储示波器测是使用公司的数字存储示波器测试的一个试的一个4141时钟的时钟的 。 : 8600A (6 ) : 066 (7.5)图图4-1-10 4-1-10 一个一个4141时钟的时钟的 19三三. .长时间时钟抖动（长时间时钟抖动（ ） 长时间时钟抖动指的是测量经过大量的时钟周期后，输出时钟跳变偏离其理想位置的长时间时钟抖动指的是测量经过大量的时钟周期后，输出时钟跳变偏离其理想位置的最大偏离量。实际的

27、时钟周期数量取决于时钟频率和具体的应用。对于机主板和图像应用，最大偏离量。实际的时钟周期数量取决于时钟频率和具体的应用。对于机主板和图像应用，这通常是这通常是10-2010-20S S。图图 4-1-11 4-1-11 长时间时钟抖动长时间时钟抖动 20时钟抖动的表示方法时钟抖动的表示方法 用绝对时间来表示抖动量，即变化沿偏离理想位置的时间。在叙述上面几种度量方法用绝对时间来表示抖动量，即变化沿偏离理想位置的时间。在叙述上面几种度量方法 时，均以绝对时间来表示。时，均以绝对时间来表示。 用百分比来表示抖动量，即绝对抖动量在一个周期中所占的百分比。用百分比来表示抖动量，即绝对抖动量在一个周期中所

28、占的百分比。 用角度来表示抖动量。把一个周期定义为用角度来表示抖动量。把一个周期定义为360，抖动被表示为，抖动被表示为360中一个角度。中一个角度。 用均方根值用均方根值（ ）来表示抖动量，这是抖动的统计量，可以用峰）来表示抖动量，这是抖动的统计量，可以用峰-峰间的峰间的 抖动值（抖动值（ ）来近似地表示抖动的均方根值）来近似地表示抖动的均方根值，它们之间的近似关，它们之间的近似关 系为：系为：例：例： 假定时钟频率为假定时钟频率为155.52，那么它的周期为，那么它的周期为 1/155.52 = 6.43 = 360。假定。假定 峰峰-峰抖动的绝对时间为峰抖动的绝对时间为100，那么：，那

29、么： 抖动的绝对时间：抖动的绝对时间： 100 1.5552 （百分比抖动）（百分比抖动） 5.598（角度抖动）（角度抖动） 抖动的统计量：均方根值为：抖动的统计量：均方根值为： 100 / 7 = 14.286 占周期的百分比：占周期的百分比： 0.015552 / 7 = 0.22217RMSPPt7t（4-1-12）21同步时序方程同步时序方程同步数据传输机制同步数据传输机制- -时序方程：时序方程：jitterskewsetupflightvalidCLKCLKtttT(max)(max)1jitterskewholdflightvalidCLKCLKttt(max)(min)(mi

30、n)建立方程：建立方程：保持方程：保持方程：22本节小结本节小结 实际的时钟信号总是存在着误差，指的是实际的时钟信号总是存在着误差，指的是“时钟信号的理想时钟信号的理想“沿变沿变”和实际上和实际上 的的“沿变沿变”之差之差”。 时钟信号的误差，按误差性质来分，可以分为两种：时钟信号的误差，按误差性质来分，可以分为两种： 时钟偏差（时钟偏差（ ）：）： 静态误差。静态误差。 时钟抖动（时钟抖动（ ）：动态误差。）：动态误差。 时钟偏差的大小可用时钟偏差的大小可用“时钟性能损失时钟性能损失”来表示，也可以用偏差的绝对来表示，也可以用偏差的绝对 数值表征。数值表征。 时钟抖动一般采用两种方法度量：时

31、钟抖动一般采用两种方法度量： 峰峰- -峰值（峰值（ ） 均方根值（）均方根值（） 同步时序方程同步时序方程RMSPPt7t234-2 时钟的产生时钟的产生 石英晶体振荡器是目前数字电路设计中使用最为广泛的一种时钟源。石英晶体振荡器是目前数字电路设计中使用最为广泛的一种时钟源。 在石英谐振器问世之前，人们主要使用振荡器，其频率稳定性只能达到在石英谐振器问世之前，人们主要使用振荡器，其频率稳定性只能达到10-4量级。自量级。自1880年法国物理学家比埃尔年法国物理学家比埃尔居里兄弟共同发现居里兄弟共同发现“压电效应压电效应”起，揭开了使用起，揭开了使用“石英稳频石英稳频”的的序幕。序幕。1921

32、年，在居里兄弟发现年，在居里兄弟发现“压电效应压电效应”41年后，英国人用年后，英国人用X切切50晶体制成了世界上第晶体制成了世界上第一个晶体振荡器，频率稳定性达到一个晶体振荡器，频率稳定性达到10-5量级，比振荡器高出一个数量级。随后被用于无线量级，比振荡器高出一个数量级。随后被用于无线电广播，播出了当时稳定性最高的无线电信号，引起了强烈反响。电广播，播出了当时稳定性最高的无线电信号，引起了强烈反响。1927年，石英钟问世，年，石英钟问世，作为作为“一级频率标准一级频率标准”使用。科学家由此发现了地球自转的不均匀性，结束了以地球自转为使用。科学家由此发现了地球自转的不均匀性，结束了以地球自转

33、为基础的基础的“地球时钟地球时钟”的历史使命。的历史使命。 石英谐振器的技术水平和性能指标决定了石英晶体振荡器的技术水平和性能指标。前者石英谐振器的技术水平和性能指标决定了石英晶体振荡器的技术水平和性能指标。前者的设计水平和制造工艺技术的每一次突破，都带来了后者在性能指标上的一次突破。的设计水平和制造工艺技术的每一次突破，都带来了后者在性能指标上的一次突破。 大体上，其频率准确性每二十年提高一个数量级。例如：大体上，其频率准确性每二十年提高一个数量级。例如：1940年为年为10-310-4；1980年年为为10-510-6；2000年约为年约为10-610-7。 频率稳定性大约每十年提高一个数

34、量级。频率稳定性大约每十年提高一个数量级。4-2-1 晶体振荡器晶体振荡器244-2-2 锁相环电路锁相环电路 图图4-2-134-2-13是锁相环电路的基本组成。尽管锁相环的设计方法多种多样，但所有的设计都是锁相环电路的基本组成。尽管锁相环的设计方法多种多样，但所有的设计都包含了图包含了图4-2-134-2-13中的三个基本成分：中的三个基本成分： 鉴相器（鉴相器（ ，简称为：），简称为：） 低通滤波器（低通滤波器（ ，简称为：），简称为：） 压控振荡器（压控振荡器（ ，简称为：，简称为： ）。）。锁相环实质上就是自动相位控制，它是一个典型的负反馈系统。它的基本功能是跟踪输入锁相环实质上就是

35、自动相位控制，它是一个典型的负反馈系统。它的基本功能是跟踪输入信号的相位，这一功能是通过鉴相器产生一个与输入信号和压控振荡器输出信号的相位差成比信号的相位，这一功能是通过鉴相器产生一个与输入信号和压控振荡器输出信号的相位差成比例的电压而完成的。相位误差电压通过低通滤波器，在那里抑制了噪声和高频信号成分。经滤例的电压而完成的。相位误差电压通过低通滤波器，在那里抑制了噪声和高频信号成分。经滤波后的相位误差电压调制了频率，重新在鉴相器中与输入信号比较，直到输出以固定的相位关波后的相位误差电压调制了频率，重新在鉴相器中与输入信号比较，直到输出以固定的相位关系锁住输入信号。锁相环通过跟踪信号的相位，频率

36、同步和频率跟踪便获得了。系锁住输入信号。锁相环通过跟踪信号的相位，频率同步和频率跟踪便获得了。图图4-2-13 4-2-13 锁相环的三个基本组成部分锁相环的三个基本组成部分254-2-3 直接数字合成（）直接数字合成（） 直接数字合成（直接数字合成（ ，简称为：），简称为：） 直接数字合成是用数字控制的方法从一个参考时钟来产生多种频率直接数字合成是用数字控制的方法从一个参考时钟来产生多种频率的输出时钟。输出时钟的频率可以在大范围内变化，并且具有良好的频率的输出时钟。输出时钟的频率可以在大范围内变化，并且具有良好的频率分辨率。在要求多种采样率，且变化灵活、范围较大的应用情况下，采用分辨率。在要

37、求多种采样率，且变化灵活、范围较大的应用情况下，采用技术来产生系统时钟不失为一个很好的途径。技术来产生系统时钟不失为一个很好的途径。（一）的工作原理（一）的工作原理 图图4-2-204-2-20是一个的基本原理框图。它的基本技术是所谓的数字控制是一个的基本原理框图。它的基本技术是所谓的数字控制振荡器技术（：振荡器技术（： ）。）。输入输入相位相位寄存器寄存器寄存器寄存器寄存器寄存器相位相位MSIN存储器存储器DAC滤波器滤波器低通低通fofcnnnnnN相位累加器 图图4-2-20 的基本原理框图的基本原理框图 26相位累加器的工作原理相位累加器的工作原理 的核心是相位累加器，如图的核心是相位

38、累加器，如图4-2-204-2-20中（虚线框）所示。相位累加器由三部分组成，即相位中（虚线框）所示。相位累加器由三部分组成，即相位寄存器，寄存器，相位寄存器和加法器。相位寄存器和加法器。 相位累加器的输出随系统参考时钟（）的每一个周期更新一次，即在每一个时钟周期，相相位累加器的输出随系统参考时钟（）的每一个周期更新一次，即在每一个时钟周期，相位累加器的输出都增加位累加器的输出都增加M M大小。所以我们称大小。所以我们称M M为相位增量。为相位增量。 假定假定相位寄存器的相位寄存器的M M值为值为0000000101，而相位寄存器的初始值设定为，而相位寄存器的初始值设定为0000000000，

39、则每一个时，则每一个时钟周期，相位累加器的输出增加钟周期，相位累加器的输出增加0000000101。如果相位累加器的字长为。如果相位累加器的字长为3232位，即位，即n = 32n = 32，则相位，则相位累加器的输出重新返回到累加器的输出重新返回到0000000000的初始值需要的初始值需要 个时钟周期。个时钟周期。 很显然，很显然，M M值的大小决定了相位累加器全部输出值循环一次的周期（值的大小决定了相位累加器全部输出值循环一次的周期（T T）, , 我们有：我们有：TMfnc21输入输入相位相位寄存器寄存器寄存器寄存器寄存器寄存器相位相位MSIN存储器存储器DAC滤波器滤波器低通低通fo

40、fcnnnnnN相位累加器相位累加器322 由式（由式（4-2-204-2-20）可看出，）可看出，T T与与M M成反比。成反比。M M值越大，相位累值越大，相位累加器全部输出值循环一次的周加器全部输出值循环一次的周期就越小，反之依然。期就越小，反之依然。（4-2-20） 27 如图如图4-2-204-2-20中所示：相位累加器的输出用来作为一个正弦波数据存储器的地址。该存储器中所示：相位累加器的输出用来作为一个正弦波数据存储器的地址。该存储器存有一个完整周期正弦波所对应的全部幅度值，所以，当相位累加器的输出对该存储器寻址时，存有一个完整周期正弦波所对应的全部幅度值，所以，当相位累加器的输出

41、对该存储器寻址时，就得到从就得到从0 0度到度到360360度正弦波波形中的一个相位点。因此，随着相位累加器的输出不断变化（每度正弦波波形中的一个相位点。因此，随着相位累加器的输出不断变化（每次增加次增加M M大小），正弦波数据存储器中的对应正弦波幅度值就不断被读出。当相位累加器全部大小），正弦波数据存储器中的对应正弦波幅度值就不断被读出。当相位累加器全部输出值被循环一次时（周期为输出值被循环一次时（周期为T T），则正弦波数据存储器正好输出一个完整周期的正弦波幅度），则正弦波数据存储器正好输出一个完整周期的正弦波幅度数据。该数据通过一个和一个低通滤波器输出，形成一个完整的正弦波波形。数据。该

42、数据通过一个和一个低通滤波器输出，形成一个完整的正弦波波形。 对于一个对于一个n n位的相位累加器，一共有位的相位累加器，一共有 个可能的相位点，而个可能的相位点，而相位寄存器中的相位寄存器中的M M值则决定了值则决定了相位累加器每次增加的量。相位累加器的输出值全部循环一次所需要的周期（相位累加器每次增加的量。相位累加器的输出值全部循环一次所需要的周期（T T），就是正弦），就是正弦波数据存储器输出一个完整正弦波幅度数据的周期。因此，输出正弦波的频率波数据存储器输出一个完整正弦波幅度数据的周期。因此，输出正弦波的频率 （f0f0）就是相）就是相位累加器的输出值全部循环一次所需要的周期（位累加器

43、的输出值全部循环一次所需要的周期（T T）的倒数。我们有：）的倒数。我们有：ncofMTf21（4-2-21） n2 式（式（4-2-21）是的基本关系式，）是的基本关系式，被称为被称为“ ”。输入输入相位相位寄存器寄存器寄存器寄存器寄存器寄存器相位相位MSIN存储器存储器DAC滤波器滤波器低通低通fofcnnnnnN相位累加器相位累加器28 n2 数字相位轮很形象地解释数字相位轮很形象地解释了相位累加器的工作原理。了相位累加器的工作原理。 相位轮一周的相位点数量相位轮一周的相位点数量取决于取决于n n，最大值为：，最大值为： 。 M M数值给出了每次相位变数值给出了每次相位变化的增量。化的增

44、量。M M大意味着相位轮大意味着相位轮旋转一周需要的时间少，输出旋转一周需要的时间少，输出的信号频率就高；的信号频率就高；M M小则意味小则意味着相位轮旋转一周需要的时间着相位轮旋转一周需要的时间多，输出的信号频率就低。多，输出的信号频率就低。 输出频率的数值取决输出频率的数值取决于三个因素：于三个因素： M M，n n和工作时和工作时钟。钟。 图图4-2-21 相位累加器的数字相位轮表示相位累加器的数字相位轮表示 ncofMTf2129取样输出信号的频谱取样输出信号的频谱 类似于类似于, ,当中的正弦数字数据通过一个形成正弦波信号时，输出信号中也同时含有其混当中的正弦数字数据通过一个形成正弦

45、波信号时，输出信号中也同时含有其混叠信号（叠信号（ ）的频谱成份。）的频谱成份。-3.92dB 图图4-2-23 取样输出信号的频谱取样输出信号的频谱 30低通滤波器（）低通滤波器（） 按照仙农取样定理，输出频按照仙农取样定理，输出频 率可高达率可高达1/21/2的时钟频率。的时钟频率。 但必须有理想的滤波器。但必须有理想的滤波器。 理想滤波器是不现实的。理想滤波器是不现实的。 物理上可实现的滤波器物理上可实现的滤波器 将输出频率限制在时钟频率将输出频率限制在时钟频率 的的40%40%以内。以内。DDSLPFfo 图图4-2-24 低通滤波器低通滤波器31的特点的特点 输出频率范围大输出频率范

46、围大 从的基本关系式可以看出，改变相位增量从的基本关系式可以看出，改变相位增量M M值可以很方便地改变的输出频率。理论上（仙值可以很方便地改变的输出频率。理论上（仙农取样定理），农取样定理），M M值的取值范围可以从值的取值范围可以从1 12121，变化范围非常大。当，变化范围非常大。当M M从从1 12121变化时，变化时，f0f0的变的变化范围可以从化范围可以从2n 2n 2 2，M M值越大，输出频率越高。值越大，输出频率越高。 频率分辨率高频率分辨率高 式（式（4-2-214-2-21）中）中M M值的取值变化最小为值的取值变化最小为1 1，这意味着其频率变化的最小值为，这意味着其频率

47、变化的最小值为2n2n，即：频率，即：频率分辨率相当高。若分辨率相当高。若125M125M；3232，则，则f = 125232 f = 125232 0.02910 0.02910 相位连续性相位连续性 如图如图4-2-204-2-20所示，所示，相位寄存器中的相位寄存器中的M M值可以以字串行方式或字节串行方式先送入到一个值可以以字串行方式或字节串行方式先送入到一个输入数据寄存器中，然后由同步，并行地一次输入输入数据寄存器中，然后由同步，并行地一次输入相位寄存器中。所以说当改变相位寄存器中。所以说当改变M M值来改值来改变输出频率时，输出信号的相位是连续的。变输出频率时，输出信号的相位是连

48、续的。 因此，可以输出频率分辨率非常小因此，可以输出频率分辨率非常小, ,频率变化范围很大的时钟信号，这正是与其它时钟频率变化范围很大的时钟信号，这正是与其它时钟技术相比最大的优点。另外，的控制方式是全数字化的，使人们可以很容易地利用技术获得技术相比最大的优点。另外，的控制方式是全数字化的，使人们可以很容易地利用技术获得能够精细调节，改变非常快，且在频率改变时，相位连续的输出时钟信号。能够精细调节，改变非常快，且在频率改变时，相位连续的输出时钟信号。ncofMTf21324-2-4 大频率范围，精细可调的频率合成器大频率范围，精细可调的频率合成器 频率合成器频率合成器 提供一个频率粗调（提供一

49、个频率粗调（N）。）。 在频率粗调之间提供频率的精细调节。在频率粗调之间提供频率的精细调节。 总的频率分辨取决于的频率分辨，通常总的频率分辨取决于的频率分辨，通常 1。 为了使输出调节连续，应有的输出频率带宽为了使输出调节连续，应有的输出频率带宽 。 Phase DetectorLoop FilterVCO NLPFBPF PDDS fREF fOUTOptional33输出频率和频率分辨输出频率和频率分辨电路中的电路中的P分频器是可选的，因而有两种情形：分频器是可选的，因而有两种情形： P = 1： P 1： Phase DetectorLoop FilterVCO NLPFBPF PDDS

50、 fREF fOUTDDSREFOUTffNfDDSffDDSREFOUTfPfPNfDDSfPf34 频率合成器频率合成器 N P 特点：特点： 提供一个频率粗调（提供一个频率粗调（N N）。）。 在频率粗调之间提供频率的精细调节。在频率粗调之间提供频率的精细调节。 总的频率分辨取决于的频率分辨，通常总的频率分辨取决于的频率分辨，通常 1 1。 35芯片举例：芯片举例：99529952 M：1232-1 ； n：32 输出频率：输出频率： 输入频率：输入频率： = 400 频率分辨：频率分辨： f = 4002320.09313 ： 14位位 输出频率：输出频率： = 400 倍增系数：倍增

51、系数：420 时钟源：内部振荡器，外部输时钟源：内部振荡器，外部输入时钟入时钟 电压比较器：电压比较器： = 200 322cofMfOPOW3602143699529952应用举例（应用举例（1 1） 频率合成器频率合成器379952099520应用举例（应用举例（2 2）带有独立零点调节的调制载波频率发生器带有独立零点调节的调制载波频率发生器383-3 3-3 时钟信号的传输和分布时钟信号的传输和分布 目标：目标： 将高精度的时钟源产生的时钟信号在符合系统对时钟的频将高精度的时钟源产生的时钟信号在符合系统对时钟的频率，相位要求，时钟的抖动（）和偏差（）率，相位要求，时钟的抖动（）和偏差（）

52、 要求，以及信号完要求，以及信号完整性要求的传输和分布的条件下传递到数字系统的各个部分，整性要求的传输和分布的条件下传递到数字系统的各个部分，满足时序设计的需求。满足时序设计的需求。 3-3-1 3-3-1 基本概念基本概念39基本时序设计基本时序设计基本时序设计可以大致分为类：基本时序设计可以大致分为类： 逻辑单元电路的工作时序与最高工作频率逻辑单元电路的工作时序与最高工作频率 存储器的最小读写周期存储器的最小读写周期 处理器的工作频率和处理器的工作频率和 操作操作 电路单元之间的同步数据传输电路单元之间的同步数据传输 非同步时钟情况下的数据同步非同步时钟情况下的数据同步40高速数字系统中时

53、钟信号传输和分布的特点高速数字系统中时钟信号传输和分布的特点 单频率时钟，或多频率的不同时钟信号的传输和分布。单频率时钟，或多频率的不同时钟信号的传输和分布。 同相位时钟，或不同相位时钟的传输和分布。同相位时钟，或不同相位时钟的传输和分布。 不同电平，不同摆幅的数字逻辑共存。不同电平，不同摆幅的数字逻辑共存。 一般来说，整个系统的的不同时钟信号之间具有相位关系，一般来说，整个系统的的不同时钟信号之间具有相位关系， 是由同一个时钟源产生，但也有例外。是由同一个时钟源产生，但也有例外。 时钟传输和分布的规模可以相差很大，可以是板级的，单机时钟传输和分布的规模可以相差很大，可以是板级的，单机 箱级，

54、甚至是多机箱，数十机箱范围。箱级，甚至是多机箱，数十机箱范围。 高扇出（）。高扇出（）。413-3-2 3-3-2 时钟信号传输和分布的技术措施时钟信号传输和分布的技术措施主要考虑的问题主要考虑的问题 时钟抖动（）时钟抖动（） 时钟偏差（）时钟偏差（） 信号完整性（信号完整性（ ） 串扰串扰 地反弹噪声地反弹噪声 谐振谐振 反射反射 容性负载容性负载 高扇出（）。高扇出（）。42一一. . 集成电路类型选择集成电路类型选择 高速集成电路高速集成电路上升上升/下降时间，传输延下降时间，传输延迟时间迟时间; ; 满足需要即可满足需要即可 低摆幅低摆幅 高集成度高集成度 差分电路差分电路 低功耗低功

55、耗 工艺工艺 3.3V; 2.5V; 1.7V43二减少系统噪声二减少系统噪声 稳定的电源设备和器件稳定的电源设备和器件直流电源和稳压器直流电源和稳压器电源滤波电源滤波 电源系统与地系统设计电源系统与地系统设计多层板和最小电感原则设计多层板和最小电感原则设计旁路电容考虑旁路电容考虑过孔考虑过孔考虑地地“隔离隔离”设计设计 按电流大小分区布局，减少大电流器件对其它电路的影响按电流大小分区布局，减少大电流器件对其它电路的影响 很好的电磁屏蔽，防止大的电磁干扰。很好的电磁屏蔽，防止大的电磁干扰。 选择器件封装（选择器件封装（ ，），减少地反弹噪声，），减少地反弹噪声 尽可能采用差分电路尽可能采用差分

56、电路44三同相位时钟分布三同相位时钟分布两方面考虑：两方面考虑： 交流驱动能力和交流驱动能力和“时钟树时钟树”设设计计 控制时钟偏差控制时钟偏差 45（一）（一） 交流驱动能力和交流驱动能力和“时钟树时钟树”设计设计直流驱动能力与交流驱动能力直流驱动能力与交流驱动能力 一般数字集成电路（一般数字集成电路（, ）的直流驱动能力都比较大，可以驱动几十，）的直流驱动能力都比较大，可以驱动几十，甚甚 至上百个同类电路。至上百个同类电路。 由于要保证时钟信号的完整性，电路的交流驱动能力一般都比较由于要保证时钟信号的完整性，电路的交流驱动能力一般都比较小（主要是因为过小（主要是因为过 多的电路负载带来严重

57、的容性负载，导致时钟的上升时间变大，多的电路负载带来严重的容性负载，导致时钟的上升时间变大，时钟抖动增加）。时钟抖动增加）。 简单的总线式驱动是不可行的（上升沿增大，时钟抖动增加，反简单的总线式驱动是不可行的（上升沿增大，时钟抖动增加，反射增大）。射增大）。 并行的串连点到点驱动需要很大的驱动电流，实际使用时也受到了并行的串连点到点驱动需要很大的驱动电流，实际使用时也受到了很大的限制。很大的限制。图图4-3-2 总线式时钟驱动总线式时钟驱动图图4-3-3 并行的串联点并行的串联点-点时钟驱点时钟驱动动46“时钟树时钟树”概念概念 多级多级1 1驱动驱动 级数的多少取决于需要驱动的电路数目。级数

58、的多少取决于需要驱动的电路数目。 每级每级1:41:4（根据实际情况）驱动。（根据实际情况）驱动。 级数的越多，时钟偏差也越大。级数的越多，时钟偏差也越大。 先前没有专用的先前没有专用的1 1时钟驱动器，一般是时钟驱动器，一般是 采用采用N N个普通门电路输入并联。个普通门电路输入并联。图图4-3-4 ”时钟树时钟树“原理示意图原理示意图“时钟树时钟树”设计设计 为了保证同相位传输和分布，为了保证同相位传输和分布，1驱驱动的实现，通常都是采用所谓的动的实现，通常都是采用所谓的“时钟时钟树树”设计。设计。47“时钟树时钟树”的拓扑形式的拓扑形式图图4-3-5 三种不同的三种不同的”时钟树时钟树“

59、拓扑形式拓扑形式48当前的当前的“时钟树时钟树”设计设计虽然现代高速数字电路的系统越来越复杂，但随着集成虽然现代高速数字电路的系统越来越复杂，但随着集成电路芯片的集成度快速增加，需要驱动的集成电路数目并没电路芯片的集成度快速增加，需要驱动的集成电路数目并没有增加，反而减少。有增加，反而减少。单片时钟驱动电路的能力大大增加单片时钟驱动电路的能力大大增加 1驱动器的通道数（驱动器的通道数（N）大大增加）大大增加锁相环电路锁相环电路1驱动器可产生多组不同的时钟信号输出驱动器可产生多组不同的时钟信号输出零延迟零延迟1驱动器驱动器 以上两方面的因素，使得当前的以上两方面的因素，使得当前的“时钟树时钟树”

60、级数减少许多，级数减少许多，绝大部分系统单级即可。绝大部分系统单级即可。 49单级单级1驱动驱动1 : NN 图图4-3-6 单级单级1驱动驱动50（二）（二） 控制时钟偏差控制时钟偏差采用高速时钟驱动电路采用高速时钟驱动电路控制连线延迟控制连线延迟延迟线芯片延迟线芯片基于和的可程控时间延迟（）集成电路基于和的可程控时间延迟（）集成电路51控制连线延迟控制连线延迟 蛇行线（蛇行线（ ） 为了在大面积板上使各个部分，各个器件得到同相位的时钟，为了在大面积板上使各个部分，各个器件得到同相位的时钟，一个简单的方一个简单的方法是利用所谓的蛇行线产生等长度的板连线。图法是利用所谓的蛇行线产生等长度的板连