锁存器和触发器_第1页
锁存器和触发器_第2页
锁存器和触发器_第3页
锁存器和触发器_第4页
锁存器和触发器_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、5.2 锁 存 器 分析图题5.2.1所示电路的功能,列出功能表。解:由逻辑电路图,可以得到Q端和端得逻辑表达式根据上面两式,可以得到该锁存器的功能表,如表题解所示。5.2.2 用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路如图题所示,试画出在开关S由位置A到B时Q和端的波形。如改用TTL电路74LS02实现,R1、R2取值的大致范围为多少?整个电路的功耗发生什么变化?解: 如图题所示,开关接通A点时,Q=0,=1。当开关触点拨离A点瞬间,由于=1的作用,其抖动不会影响Q=0的状态。在开关悬空期间,锁存器保持状态不变。开关触点第一次接通B点,就使翻转为0,Q翻转为1.此时开关

2、触点已离开A点,在Q=1的作用下,即使触点的抖动会使B点电平发生跳动,也不会改变=0的状态。该过程中的Q和的波形如图题解(a)所示。如果改用TTL电路74LS02实现,由于其输入电路如图题解(b)点画线框内所示,所以当开关未接通A点时,电源VCC将通过集成电路内部的电阻r1和肖特基二极管D1向电路外接电阻R1注入电流。如果R1阻值过大,在该电阻上产生的压降有可能超过TTL电路所允许的低电平输入电压最大值,从而电路可能发生逻辑混乱。可以列出下列不等式74LS系列电路规定VCC=5V,=0.8V。74LS02中,r1的典型值为20k,肖特基二极管正向导通时的典型压降=0.4V。将上述参数代入不等式

3、,可得R1。为了降低电路功耗,R1取值不宜过小,一般应大于500。所以R1得取值范围应为 500R1的取值与R1相同。TTL电路的静态功耗大于CMOS电路,同时考虑到R1和R2的功耗,用74LS02构成图题所示的电路,功耗将显著增大。5.2.5 若图(a)所示电路的初始状态为Q=1,E、S、R端的输入信号如图题5.2.5所示,试画出相应Q和端的波形。解:设初态Q=1,按照图题所示波形,推导出图5.2.8(a)电路的输出端Q和的波形如图题解5.2.5所示。5.3 触发器的电路结构和工作原理 触发器的逻辑电路如图题5.3.1所示,确定其属于何种电路结构的触发器并分析工作原理。解:图题所示电路是由两

4、个传输门控D锁存器级联构成的COMS主从D触发器。其中G1、G2构成主锁存器,G3、G4构成从锁存器。、分别为直接置1端和直接置0端,当触发器处于以下触发工作状态时,应将它们置为高电平。(1)当CP=0时,TG1和TG4导通,TG2和TG3断开。D端信号进入主锁存器,G1输出为,并随D变化。由于TG3断开、TG4导通,主、从锁存器相互隔离,从锁存器构成双稳态存储单元,使触发器输出维持原来的状态不变。(2)当CP由0跳变到1后,0,C=1,TG1和TG4断开,TG2和TG3导通。这时D端与主锁存器之间的联系被切断,TG2的导通使主锁存器维持在CP上升沿到来前瞬间的状态。同时由于TG3导通,G1输

5、出信号送至Q端,得到=D,并在CP=1期间维持不变。(3)当CP由1跳变到0后,则再次重复(1)的过程。 触发器的逻辑电路如图题5.3.2所示,确定其应属于何种电路结构的触发器。解:图题所示的电路是由两个逻辑门控SR锁存器级联构成的主从SR触发器。5.4 触发器的逻辑功能 上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP()和D的波形如图题5.4.1所示。分别画出它们的Q端波形。设触发器的初始状态为0。解:设触发的触发器输出波形为Q1,CP触发的触发器输出的波形为Q2,二者波形如图题解所示。5.4.2 设下降沿触发的JK触发器初始状态为0,、J、K信号如图题所示,试画出触发器Q端的输出波

6、形。解:Q端的波形如图题解所示。5.4.3 逻辑电路如图题所示,试画出在CP作用下,0、1、2和3的波形。解:由逻辑电路图和SR触发器特性方程可列出表达式设初态Q1=Q0=0,列出真值表,如表题解所示。继而画出波形图。如图题解5.4.4所示。 电路如图题5.4.5所示,设各触发器的初态为0,画出在脉冲作用下Q端的波形。解:由JK触发器的特性方程,对照图题各触发器电路可得:于是,画出各触发器Q端的波形,如图题解所示。逻辑电路如图题所示,已知和X的波形,试画出Q1和Q2的波形。触发器的初始状态为0。 逻辑电路如图题5.4.7所示,已知和A的波形,画出触发器Q端的波形,设触发器的初始状态为0。解:如题所示电路Q端的波形如图题解5.4.7所示。 两相脉冲产生电路如图题5.4.8所示,试画出在作用下1、2的波形,并说明1和2的时间关系。各触发器的初始状态为0。解:由图题得1、2的逻辑表达式:1=Q2,。、的波形图如图题解5.4.8所示。由波形图可知1超前2一个周期。 逻辑电路和各输入信号波形如图题5.4.9所示,画出两触发器Q端的波形。两触发器的初始状态均为0。解:图题中Q1、Q2的波形图如题解5.4.9所示。5.4.10 逻辑电路和输入信号波形如图题所示,画出各触发器Q端的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论