IC有源元件与工艺流程介绍(共48页).ppt

1、集成电路设计根底王志功王志功东南大学东南大学 无线电系无线电系2002004 4年年2第五章第五章 ICIC有源元件与工艺流程有源元件与工艺流程5.1 概述 5.2 双极性硅工艺5.3 HBT工艺 5.4 MESFET和HEMT工艺5.5 MOS工艺和相关的VLSI工艺5.6 PMOS工艺 5.7 NMOS工艺5.8 CMOS工艺 5.9 BiCMOS工艺3第五章第五章ICIC有源元件与工艺流程有源元件与工艺流程 IC 材料、工艺、器件和电路材料、工艺、器件和电路材料材料工艺工艺器件器件电路形式电路形式电路规模电路规模Si-BipolarD, BJT, R, C, LTTL, ECL,CMLL

2、SINMOSD, NMOS, R, CNMOS, SCFLVLSICMOSD, P/N-MOS, R, CCMOS, SCFLULSI, GSIBiCMOSD, BJT, P/N-MOS, R, CECL, CMOSVLSI,ULSISilicon硅硅Si/GeD, HBT/HEMTECL/SCFLLSIMESFETD, MESFET, R, C, LSCFLLSI, VLSIHEMTD, E/D-HEMT, R, C, LSCFLLSI, VLSIGaAs砷化镓砷化镓HBTD, HBT, R, C, LECL, CMLMSI, LSIHEMTD, HEMT, R, C, LSCFL, CML

3、MSIInP磷化铟磷化铟HBTD, HBT, R, C, LECL, CMLMSI4本资料来源565.2 双极性硅工艺双极性硅工艺 n 早期的双极性硅工艺：NPN三极管p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-Isolationpn-Isolation75.2 双极性硅工艺双极性硅工艺n 先进的双极性硅工艺：NPN三极管85.3 HBT工艺工艺95.4 MESFET和和HEMT工艺工艺 n GaAs工艺：MESFET10n GaAs工艺：HEMT11n GaAs工艺：HEMT工艺的三明治结构12Main Parameters of the 0.3 m

4、m Gate Length HEMTs13与Si三极管相比，MESFET和HEMT的缺点为: n跨导相对低; n阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；n驱动电流小 n由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT要高十倍多。 145.5 MOS工艺和相关的工艺和相关的VLSI工艺工艺1516GateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPolyOxideWn+n+17MOS工艺的特征尺寸(Feature Size)n特征尺寸: 最小线宽最小栅长185.6 PMOS工艺工艺5.6.1早期的铝栅工艺早期的铝栅

5、工艺n1970年前，标准的MOS工艺是铝栅P沟道。19铝栅铝栅PMOS工艺特点：工艺特点：l铝栅，栅长为20。lN型衬底，p沟道。l氧化层厚1500。l电源电压为-12V。l速度低，最小门延迟约为80100ns。l集成度低，只能制作存放器等中规模集成电路。20Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。假设对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。21Al栅MOS工艺的栅极位

6、错问题225.6.2 铝栅重叠设计铝栅重叠设计n栅极做得长，同S、D重叠一局部23铝栅重叠设计的缺点铝栅重叠设计的缺点l CGS、CGD都增大了。l 加长了栅极，增大了管子尺寸，集成度降低。24克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。255.6.3 自对准技术与标准硅工艺自对准技术与标准硅工艺1970年，出现了硅栅工艺。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出

7、S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。26标准硅栅标准硅栅PMOS工艺工艺27硅栅工艺的优点：硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。n增加了电路的可靠性。285.7 NMOS工艺工艺 由于电子的迁移率e大于空穴的迁移率h，即有e2.5h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS开展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到

8、了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。295.7.1 了解了解NMOS工艺的意义工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的根底上开展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺根本相同.305.7.2 增强型和耗尽性增强型和耗尽性MOSFET (Enhancement mode and deple

9、tion mode MOSFET)FETField Effect Transisitor按衬底材料区分有Si, GaAs, InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有E/D31E-/D-NMOS和E-PMOS的电路符号NMOSEnhancementPMOSEnhancementNMOSDepletion32E-NMOS的结构示意图(增强型VD=0V, Vgs=Vsb=0V)33D-NMOS的结构示意图(耗尽型 VD=0V, Vgs=Vsb=0V)34E-PMOS的结构示意图 (增强型 VD=0V, Vgs=Vsb=0V)355.7.3 E-NMOS工

10、作原理图工作原理图36E-NMOS工作原理图工作原理图37E-NMOS工作原理图工作原理图385.7.4 NMOS工艺流程工艺流程39表表5.3 NMOS的掩膜和典型工艺流程的掩膜和典型工艺流程Mask确定对象工艺流程出发点P 型掺杂硅晶圆(=75-200mm)， 生长 1mm厚氧化层, 涂感光胶 (Photoresist)1有源区紫外曝光使透光处光胶聚合, 去除未聚合处(有源区)光胶, 刻蚀(eching)氧化层, 薄氧化层(thinox)形成, 沉淀多晶硅层, 涂感光胶2离子注入区曝光, 除未聚合光胶, 耗尽型 NMOS 有源区离子注入,沉淀多晶硅层, 涂感光胶3多晶硅线条图形曝光, 除未

11、聚合光胶, 多晶硅刻蚀, 去除无多晶硅覆盖的薄氧化层，以多晶硅为掩膜进行 n 扩散，漏源区相对于栅结构自对准，再生长厚氧化层, 涂感光胶4接触孔窗口(Contacts cut)曝光, 除未聚合光胶, 接触孔刻蚀, 淀积金属层, 涂感光胶5金属层线条图形曝光, 除未聚合光胶, 金属层刻蚀, 钝化玻璃层形成,涂感光胶6焊盘窗口(Bonding pads)曝光, 除未聚合光胶, 钝化玻璃层刻蚀40图5.17 NMOS反相器电路图和芯片剖面示意图415.8 CMOS工艺工艺n进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的开展，致使CM

12、OS技术成为当前VLSI电路中应用最广泛的技术。425.8.1 1Poly-, P阱CMOS工艺流程43表5.4 一层多晶硅,一层金属, n型衬底CMOS的掩膜和典型工艺流程掩模确定对象工艺流程衬底准备: 形成厚氧化层,涂感光胶 (Photo resist)1p 阱的区域厚氧化层刻蚀(eching),p 阱扩散(diffusion),涂感光胶2薄氧化层(thinox)区域 厚氧化层刻蚀,薄氧化层形成, 沉淀多晶硅层, 涂感光胶3多晶硅线条图形薄氧化层刻蚀4p 扩散区利用 p+ mask 正片(positive)进行 p 扩散5n 扩散区利用 p+ mask 负片(negative)进行 n 扩

13、散, 涂感光胶6接触孔窗口(Contacts cut)接触孔刻蚀, 形成金属层, 涂感光胶7金属层线条图形金属层刻蚀, 钝化玻璃层形成, 涂感光胶8焊盘窗口(Bonding pads)钝化玻璃层刻蚀445.8.2 典型典型1P2M n阱阱CMOS工艺主要步骤工艺主要步骤形成 n 阱区确定 nMOS 和 pMOS 有源区场和栅氧化（thinox）形成多晶硅并刻蚀成图案p+扩散n+扩散刻蚀接触孔沉积第一金属层并刻蚀成图案沉积第二金属层并刻蚀成图案形成钝化玻璃并刻蚀焊盘45CMOS反相器电路图和芯片剖面示意图46nCMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑局部采用CMOS技术，而I/O缓冲及驱动局部使用双极型技术的一种称为BiCMOS的工艺技术。5.