第三章 组合逻辑电路

1、1电子技术电子技术数字电路部分数字电路部分第三章第三章 组合逻辑电路组合逻辑电路2第三章第三章 组合逻辑电路组合逻辑电路 3.1 概述概述 3.2 组合逻辑电路分析组合逻辑电路分析 3.3 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路 3.4 几种常用的中规模组件几种常用的中规模组件 3.5 利用中规模组件设计组合电路利用中规模组件设计组合电路3逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态 有关有关 3.1 概述概述用来实现基本逻辑关系的电子电路用

2、来实现基本逻辑关系的电子电路4组合逻辑电路组合逻辑电路n组合逻辑电路的特点组合逻辑电路的特点n它是一个多输入端和多输出它是一个多输入端和多输出端的逻辑门电路端的逻辑门电路n它能够独立地完成各种逻辑它能够独立地完成各种逻辑功能功能n典型电路：加法器、半加器、典型电路：加法器、半加器、全加器、减法器、选举电路、全加器、减法器、选举电路、表决电路、比较器、编码器、表决电路、比较器、编码器、译码器、选择器。译码器、选择器。n从电路结构看，组合电路是从电路结构看，组合电路是由门电路组成，在组合逻辑由门电路组成，在组合逻辑电路中，没有反馈连接，也电路中，没有反馈连接，也无存储信号的记忆元件无存储信号的记忆

3、元件组合逻辑电路I0I1In-1Y0Y1Yn-1Input Output)()(nntIFtY51.由给定的逻辑图写出逻辑关系表达式。由给定的逻辑图写出逻辑关系表达式。分析步骤：分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并得出结论。列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系 3.2 组合逻辑电路分析组合逻辑电路分析4. 从逻辑表达式或真值表中分析逻辑功能，得出结论。从逻辑表达式或真值表中分析逻辑功能，得出结论。在对在对 组合逻辑电路进行分析时，要得到电路的真值表后，组合逻

4、辑电路进行分析时，要得到电路的真值表后，还要做简单的文字说明，指出其功能特点。还要做简单的文字说明，指出其功能特点。6例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFABABBABABABABAFBABABABA7A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF8例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFBAABABBABBAABAFBBAABABBAABA）（）（BABA9A B F 0 0 0 0 1 1 1 0 1 1 1 0 真值表真值表相同为相同为“0”不同为不

5、同为“1”异或门异或门=1BAF10例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁1111&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路123.3 典型电路的分析典型电路的分析n半加器半加器n半加器：半加器：只考虑两个数本身相加，而不考虑只考虑两个数本身相加，而不考虑从低位来的进位数。从低位来的进位数。加法器加法器HAABS0C013半加器半加器真值表真值表A B F 0 0 0 0 1 1 1 0 1 1 1 0 C0000114全加器全加器n两个同位的加数和来自低位的进位三者两个同位

6、的加数和来自低位的进位三者相加，称为全加。完成这样的逻辑门电相加，称为全加。完成这样的逻辑门电路叫路叫全加器全加器。FAABS0C0Ci15全加器全加器真值表真值表ABCiSoCo000000011001010011011001010101110011111116编码器编码器n编码：编码：用符号、文字、数码表示特定对用符号、文字、数码表示特定对象的过程，称为编码。象的过程，称为编码。n编码器：编码器：完成编码的功能的电路。完成编码的功能的电路。n组成：组成：多个输入端和多个输出端构成的多个输入端和多个输出端构成的逻辑门电路。逻辑门电路。n分类：分类：二进制编码器、二进制编码器、BCD码编码器、

7、码编码器、优先编码器。优先编码器。17一、二进制编码器一、二进制编码器n二进制编码器是用二进制编码器是用n位二进制数码对位二进制数码对2n个输入个输入信号进行编码的电路。信号进行编码的电路。n输入输入：多个信号。：多个信号。n输出输出：是：是n位二进制数码。位二进制数码。n常见的输入常见的输入-输出输出：4-2位，位，8-3位，位，16-4位。位。n常见编码器常见编码器： 4线线-2线编码器，线编码器，8线线-3线编码器，线编码器，n 16线线-4线编码器。线编码器。18二进制编码器二进制编码器n特点特点：n某一时刻编码器只能对所有输入信号的一个输入信某一时刻编码器只能对所有输入信号的一个输入

8、信号进行编码。号进行编码。n被编码的信号可以为高电平被编码的信号可以为高电平1，也可以为低电平，也可以为低电平0。n二进制编码器的输入端不能允许出现两个或两个以二进制编码器的输入端不能允许出现两个或两个以上的信号同时为上的信号同时为0或或1n在在8个输入信号中，当个输入信号中，当Y1-Y7都为都为1时，电路的输出时，电路的输出就是就是Y0的编码（的编码（Y0的编码是隐含的）。的编码是隐含的）。19具体电路具体电路I1I2I3I4I5I6I7I8F18-3译码器逻辑图译码器逻辑图F2F32086421IIIIF8642IIII87432IIIIF 87653IIIIF 逻辑函数逻辑函数21I1

9、I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 真值表真值表结论结论八线八线 - 三线编码器三线编码器22（2）二）二-十进制编码器十进制编码器将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码）编制成编制成BCD码

10、。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9。输出：输出：F3 F0列出状态表如下：列出状态表如下：23输入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 状态表状态表24输入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0

11、1 1 1 I8 1 0 0 0 I9 1 0 0 1 98983IIIIF76542IIIIF 76321IIIIF 975310IIIIIF 逻辑图略逻辑图略253、译码器、译码器译码是编码的逆过程，即将某个二进制译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。翻译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号26&1Y0Y2Y3YA1A0S2-4线译码器

12、线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出2774LS139的功能表的功能表 A1 A0 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。28S1S101A11A01Y11Y21Y31Y01A11A01Y11Y21Y31YS202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AS274LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器29例：利用线译码器分时将采样数据送入

13、计算机。例：利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCDTSTSTSTSAEBECEDE总线总线30000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线31（2）显示译码器）显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就

14、要用到显示译码器显示译码器。32显示器件显示器件：常用的是常用的是七段显示器件七段显示器件abcdefg33显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e34显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图的管脚图消隐控制端消隐控制端35功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整的功能表请参考相应的参考书。完整

15、的功能表请参考相应的参考书。3674LS49与七段显与七段显示器件的连接示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集是集电极开路，必电极开路，必须接上拉电阻须接上拉电阻74LS49373.4.3 加法器加法器1 1 0 11 0 0 1+举例：举例：A=1101, B=1001, 计算计算A+B01101001138加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需）最低位是两个数最低位的相加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加

16、数、被、加数和低位来的进位。被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。39（1）半加器：）半加器： 半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表40A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABASABC 41逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号=1&ABSC

17、42（2）全加器：）全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进低位的进位；位；sn-本位和；本位和；cn-进位。进位。逻辑状态表见下页逻辑状态表见下页 相加过程中，既考虑加数、被加数又考相加过程中，既考虑加数、被加数又考虑低位的进位位。虑低位的进位位。43an bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 11nnnnnncbabacbabasnnnnn)()(nnnnnnnbacbabacn1)(44nnnnnnnbacbaba

18、cn1)(nnbabasnnnnba nnbabasnn11nnc scssnnnnnbascc1半加和：半加和：所以：所以：1nnnnnn)cbaba(c )bab(asnn1nnn45anbncn-1sncn全加器全加器逻辑图逻辑图逻辑符号逻辑符号半加器半加器半加器半加器 1anbncnsncnScn-146 全加器全加器SN74LS183的管脚图的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND47应用举例：用一片应用举例：用一片SN74LS183构成两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器an

19、bncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位48其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74283-四位超前进位全加器。四位超前进位全加器。493.4.4 数字比较器数字比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等。）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比）除比较两个数是否相等外，还要比较两个数的大小。较两个数的大小。第一类的逻辑功能较简单，下面重第一类的逻辑功能较简单，下面重点介绍点介绍第二类第二类比较器。比较器。50（1）一位数值比较器）一位数值比较器输入输入 输出输出 A B A

20、B A=B AB A=B ABABA=B逻辑图逻辑图逻辑符号逻辑符号A=B&=1ABAB COMP53（2）多位数值比较器）多位数值比较器比较原则：比较原则：A. 先从高位比起先从高位比起,高位大的数值一定大。高位大的数值一定大。B. 若高位相等若高位相等,则再比较低位数则再比较低位数,最终结最终结果由低位的比较结果决定。果由低位的比较结果决定。请根据这个原则设计一请根据这个原则设计一下，下，每位的比较每位的比较应包括几应包括几个输入、输出？个输入、输出？54A、B两个多位数的比较两个多位数的比较：AiBi两个本位数两个本位数（AB）i-1（A=B）i-1（AB）i（A=B）i（AB)

21、i-1 (A=B)i-1 (AB)i (A=B)i (AB）i、 （A=B）i和和（AB）i-1、（A=B）i-1和和（AB）i-1 每个比较环节的功能表每个比较环节的功能表56四位集成电路比较器四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位比较结果低位比较结果向高位输出向高位输出(AB)LABA=B AB）L（ABA=BAB）L（ABA=BAB AC，则，则A最大；若最大；若AB AB）L（ABA=BAB）L（ABA=BABB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A

22、2B1B0B3B2A1A0A3A2A=B=C&A最大最大A最小最小&108中规模组件都是为了实现专门的逻中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减用中规模组件设计逻辑电路，可以减少连线、提高可靠性。少连线、提高可靠性。下面介绍用选择器和译码器设计组合下面介绍用选择器和译码器设计组合逻辑电路的方法。逻辑电路的方法。 3.5 利用中规模组件设计组合电路利用中规模组件设计组合电路109（1）用数据选择器设计逻辑电路）用数据选择器设计逻辑电路输入输入 输出输出 A1 A0 W 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 E四选一选择器功能表四选一选择器功能表)()()()(013120100101AADAADAADAADW时：0E类似三变量函数的表达式！类似三变量函数的表达式！110例：例：利用四选一选择器实现如下逻利用四选一选择器实现如下逻辑函数。辑函数。AGGARGARGARY与四选一选择器输出的逻辑式