第二章集成电路相关材料和器装置件物理基础

1、第二章集成电路相关材料和器装置件物理基础集成电路材料集成电路材料分类材料电导率（S/cm）导体铝、金、钨、铜等，镍铬等合金，重掺多晶硅105半导体硅、锗、砷化镓、磷化铟、氮化镓10-9 102绝缘体SiO2、Si3N410-22 10-142.4 PN结结 pn结-多数半导体器件的核心单元u电子器件：整流器 (rectifier) 检波器 (radiodetector)双极晶体管 (BJT)u光电器件：太阳能电池 (solar cell) 发光二极管（LED）半导体激光器 （LD）光电二极管(PD)u 突变结u 线形缓变结pn根据杂质浓度的分布，可以划分为：u 同质pn结u 异质pn结根据结两

2、边的材料不同，可划分为：通过控制施主与受主浓度的办法，形成分别以电子和空穴为主的两种导电区域，其交界处即被称为p-n结。pn 结的结构结的结构在接触前分立的P型和N型硅的能带图 pn 结形成的物理过程结形成的物理过程电子电子 空穴空穴扩散扩散eVbi （b）接触后的能带图平衡态的pn结 CE FE iE VE eVbi 漂移电漂移电流流 扩散电扩散电流流 内建电场内建电场 E E 接触电势差接触电势差 Vbi 漂移 漂移 空间电荷区空间电荷区扩散扩散p n E+-0pn电压表反向偏压下的反向偏压下的PN结结随着反向偏压的增加，随着反向偏压的增加，PN结的耗尽区加宽。结的耗尽区加宽。+-0pn电

3、压表正向偏压下的正向偏压下的PN结结随着正向偏压的增加，随着正向偏压的增加，PN结的耗尽区变窄。结的耗尽区变窄。EvEcEipEinEFnq(Vbi VD)EFpEvEcEipEinEFqVD平衡态下理想平衡态下理想PN结的能带图结的能带图正向偏压下理想正向偏压下理想PN结的能带图结的能带图EvEcEipEinEFnq(Vbi VD)EFp反向偏压下理想反向偏压下理想PN结的能带图结的能带图理想理想PN结半导体二极管电流方程结半导体二极管电流方程) 1(/kTqVSDDeIIPN结符号结符号PN结的基本应用结的基本应用 整流整流：使一个正弦波流经二极管，则只有大于零的正向部分会到达后面的电路，

4、这种滤除负向信号的过程称为整流 电流隔离：电流隔离：电流单向流动2.4 结型二极管结型二极管内建电场内建电场EEFEvEcqVDE0EFmE0EFnEvEcqVD金属与金属与N型材料接触型材料接触内建电场内建电场EE0EFmE0EFpEvEcqVD金属与金属与P型材料接触型材料接触EFEvEcqVD反向偏压，垫垒提高，无电流通过肖特基接触肖特基接触 肖特基接触肖特基接触是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒。势垒的存在才导致了大的界面电阻。具有肖特基接触的金属与半导体界面形成结二极管，符号正向偏压，垫垒降低，有电流通过欧姆接触欧姆接触 欧姆接触欧姆接触是指金

5、属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻。金属作为半导体器件的电极，要求具有欧姆接触。E0EFmE0EFnEvEcE0EFmE0EFpEvEc欧姆接触的金属与N型材料的选择欧姆接触的金属与P型材料的选择实现良好的欧姆接触：(1) 选择金属与半导体材料，使其结区势垒较低(2) 半导体材料高掺杂双极型晶体管双极型晶体管 第一个PN结须正偏，才能正常工作，阀值电压为0.8V。 整个器件上跨接5V的电压，已经进入P区的电子会继续向上运动。 P区要很薄，才能保证跨接的5V的电压对电子的控制。 底部的N型半导体提供电子，叫发射极（Emitter） P型半导体作为PN结的基本结构，叫基区

6、（Base） 顶部的N型半导体收集另一个N型半导体提供的电子，叫集电极（Collector) 发射结正偏，集电结反偏时，为放大工作状态。 发射结正偏，集电结也正偏时，为饱和工作状态。 发射结反偏，集电结也反偏时，为载断工作状态。 发射结反偏，集电结正偏时，为反向工作状态。双极型晶体管双极型晶体管发射结发射结集电结集电结NPN工作状态：工作状态：BCFII /2.6 MOS晶体管晶体管场效应晶体管（场效应晶体管（FET）由于附近电压作用而形成电子或空穴聚积的效应称为场效应。由于附近电压作用而形成电子或空穴聚积的效应称为场效应。源漏源漏附近正电压所产生的场效应附近正电压所产生的场效应有效提高半导体

7、材料表面电有效提高半导体材料表面电子数目，从而获得更大电流子数目，从而获得更大电流负电压使越来越多的电穴聚负电压使越来越多的电穴聚积起来，源漏电流越来越小积起来，源漏电流越来越小，最终形成，最终形成NPN结构，无源结构，无源漏电流漏电流夹断夹断MOS 晶体管晶体管常开型，也称常开型，也称耗尽型晶体管耗尽型晶体管源漏栅常关型，也称常关型，也称增强型晶体管增强型晶体管MOS 晶体管晶体管 栅极多采用掺杂多晶硅，绝缘层采用二氧化硅。栅极多采用掺杂多晶硅，绝缘层采用二氧化硅。 增强型增强型MOS晶体管栅区较小且形状不随电场变化。晶体管栅区较小且形状不随电场变化。 CMOS电路里，全部采用增强型的电路里

8、，全部采用增强型的NMOS和和PMOS。Complementary Metal Oxide Semiconductor （CMOS）MOS 晶体管晶体管源漏GNDVGS+VDS+N载止区：VGSVT，无电流通过VT为引起沟通区表面反型的最小栅电压，也称阀值电压。源漏GNDVGS+VDS+饱和区：0(VGS-VT）VDS0，电流与VDS ，VGS有关NJFET（junction gate field-effect transistor ）pnn源漏栅耗尽层IDSVDS按VGS=0时，沟道的开启情况，JFET同样可分为常开型（耗尽型）和常关型（增强型）MESFET（metal semiconductor field effect t