器件隔离技术_第1页
器件隔离技术_第2页
器件隔离技术_第3页
器件隔离技术_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、【器件隔离技术】器件隔离技术构成集成电路的MOS管在制造过程中相互之间必须是电隔离的。为了防止器件之间形成不需要的通路，避免在晶体管沟道区外生成反型层并减少漏电，必须进行隔离。为了使芯片表层上的相邻晶体管之间能形成充分的电隔离，通常需要在特定的区域生成器件，这些区域称为有源区。每一个有源区都被称为场氧化物的厚氧化区所包围。v 构成集成电路的MOS管在制造过程中相互之间必须是电隔离的。为了防止器件之间形成不需要的通路，避免在晶体管沟道区外生成反型层并减少漏电，必须进行隔离。为了使芯片表层上的相邻晶体管之间能形成充分的电隔离，通常需要在特定的区域生成器件，这些区域称为有源区。每一个有源区都被称为场

2、氧化物的厚氧化区所包围。在硅表层的有源区之间形成隔离的一个可行的技术就是首先在芯片的整个表层形成一层厚的场氧化物，然后再在特定的区域刻蚀掉氧化物来确定有源区。这种制造技术叫做场氧化物刻蚀隔离技术。如上面的图(B)和(C)所示。有源区在硅表层的有源区之间形成隔离的一个可行的技术就是首先在芯片的整个表层形成一层厚的场氧化物，然后再在特定的区域刻蚀掉氧化物来确定有源区。这种制造技术叫做场氧化物刻蚀隔离技术。如上面的图(B)和(C)所示。这里，氧化物的有选择的刻蚀是为了暴露出一些硅表层，以便在其上生成MOS管。尽管这种技术相对简单，但它也有一些缺点，最主要的缺点是氧化区的厚度会导致在有源区和隔离区的边界上形成相当大的氧化物台阶。器件隔离技术这里，氧化物的有选择的刻蚀是为了暴露出一些硅表层，以便在其上生成MOS管。尽管这种技术相对简单，但它也有一些缺点，最主要的缺点是氧化区的厚度会导致在有源区和隔离区的边界上形成相当大的氧化物台阶。在后面的工序中，当多晶硅和金属层覆盖在这些边界上时，边界上就会形成高度差，导致淀积层的破裂，使芯片作废。为了避免这种情况的出现，大部分制造者采用将场氧化物部分凹进硅表层的技术来产生更为平坦的表层结构。在后面的工序中，当多晶硅和金属层覆盖在这些边界上时，边界上就会形成高度差，导致淀积层的破裂，使芯片作废。为了避免这种情况的出

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论