时序逻辑电路课后答案

1、第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方 程，画出电路的状态转换图，说明电路能否自启动。Y图P6.3【解】驱动J1=K1=Q3方程 : J2=K 3=Q1J3 =Q1Q 2;K 3=Q3输出方程 :Y Q3将驱动方程带入 状态方程为 :JK 触发器的特性方程后得到n+1Q1n+1Q3Q1 Q3Q1 Q3 e Q1Q2n 1Q1Q2 Q1Q2 Q2 Q1n+1Q3n+1Q3Q2Q1图A6.3电路能自启动。状态转换图如图【题 】 分析图时序电路的逻辑功能， 写出电路的驱动方程、 状态方程和输出方 程，画出电路的状态转换图。 A 为输入逻辑变量。图

2、P6.5【解】D1 AQ2驱动方程 : 1 2 D2 AQ1Q2 A(Q1 Q2)输出方程 : Y AQ2Q1将驱动方程带入 JK 触发器的特性方程后得到状态方程为 n+1Q1n+1 AQ2Q2n+1 A(Q1 Q2)电路的状态转换图如图图A6.5【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自 启动，说明电路能否自启动。说明电路实现的功能。 A 为输入变量。Y解】驱动方程J1 K1 1J2 K2 A Q1输出方程 : Y AQ1Q2 AQ1Q2将驱动方程带入 JK 触发器的特性方程后得到状态方程为 :Q1n+1 Q1n+1Q2n+1 A Q1 Q2电路状态转换图如图。

3、 A0 时作二进制加法计数， A 1 时作二进制减法计数。【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方 程，画出电路的状态转换图，说明电路能否自启动。CLKY图P6.7解】驱动方程J1Q0 ?Q2Q3;K1 Q0Q0Q3;K 2Q0Q1Q0Q1Q2;KQ0输出方程 : Y Q0Q1Q2Q3将驱动方程带入 JK 触发器的特性方程后得到状态方程为Q0 Q0Q1* Q0Q1(Q2 Q3) Q0Q1Q*2 Q0Q2Q3 (Q0 Q1 )Q2Q3 Q0Q1Q2Q3 Q0Q3设初态 Q1Q3Q2Q1 Q0=0000 ，由状态方程可得：状态转换表初态次态输出* * * *Q3 Q

4、2 Q1 Q0Q3 Q2 Q1 Q00Y000010011000100000001000010001100100010000110010101000011001010011101100100001110100110000101001010101110100110000110110111000111001010111111100状态转换图如图。电路能自启动图A6.7题 】试画出用 4 片 74LS194 组成 16 位双向移位寄存器的逻辑图。 74LS194 的 功能表见表。【解】见图出输行串DR 3Q2Q 1Q0Q 1PC 491SL47 0LID 3D2D 1D 0D R1D入输行串移左3Q

5、2Q1Q09.6A图出 移输 P 左 行串PC 491SL47 0 LID 3D2D 1D 0DR1D3Q2Q 1Q0Q 1491SL47 03D2D 1D 0DR1DR 3Q2Q 1Q0入输据数行并1PC 491SL47 0LID 3D2D 1D0D R1入输行串移右A3 A2 A1 A0 =1001,图P6.10题 】在图电路中，若两个移位寄存器中的原是数据分别为B3B2B1B0=0011，试问经过 4个 CLK信号作用以后两个寄存器中数据如何这个电路完成什么功能解】经过 4个时钟信号后， 两个寄存器里的数据分别为 A3A2A1A01100，B3B2 B1B0 0000。这是一个 4 位串

6、行加法器电路。 CL 的初始值设为 0。【题 】在图计数器电路，说明这是多少进制的计数器。十进制计数器 74160 的 功能表见表。图P6.11CP【解】图电路为七进制计数器。【题 】在图计数器电路， 画出电路的状态转换图， 说明这是多少进制的计数器。 六进制计数器 74LS161 的功能表所示1图P6.12Y进位输出解】电路的状态转换图如图。这C是P一个十进制计数器。CQ3Q2Q1Q0题 】试用 4 位同步二进制计数器 74LS161 接成十二进制计数器，标出输入、输出端。可以附加必要的门电路。 74LS161 的功能表见表【解】见图Y 进位 输出图 A5.10题 】试分析图的计数器在 M1

7、 和 M0 时各为几进制。74160 的功能表见表。D0 D1 D2 D3 EP ET 74LS160计数输入>CLKQ0 Q1 Q2 Q3进位输出1LD RD图 A6.13>CLK解】 M 1时为六进制计数器， M0 时为八进制计数器。题 】图电路时可变进制计数器。试分析当控制变量A 为 1 和 0 时电路各为几进制计数器。 74LS161 的功能表见表。图 P6.15CP【解】 A1 时为十二进制计数器， A0 时为十进制计数器。【题 】设计一个可控进制的计数器，当输入控制变量M0 时工作在五进制， M时工作在十五进制。请标出计数输入端和进位输出端。【解】见图。【题 】分析图给

8、出的C计P数器电路，画出电路的状态转换图，说明这是几进制计 数器。 74LS290 的电路见图。解】这是一个七进制计数器。电路的状态转换图如图所示。其中Q3Q2 Q1Q0的0110、0111、1110、1111 四个状态为过渡状态。Q3Q2Q1Q0 Y11110000 0 0001 0 0010 000100 100111110110011 0 0 00101 1 1000 0111 0110 00101图A6.17【题 】试分析图计数器电路的分频比（即Y与 CLK的频率之比）。74LS161的功能表见表。CLK计数输入1D0 D1 D2 D3EP C ET 74LS161(1) LDRD&g

9、t;CLKQ0 Q1 Q2 Q3D0 D1 D2 D3 EP ET 74LS161(2)>CLKQ0 Q1 Q2 Q3CLDRDY进位输出图 P6.18【解】第（ 1）级 74LS161 接成了七进制计数器，第（ 2）级 74LS161接成了九进制计数器，两级串接 7 963 进制计数器。故 Y的频率与 CLK的频率之比为 1：63。【题 】图电路是由两片同步十进制计数器 74160 组成的计数器，试分析这是多少进 制的计数器，两片之间是几进制。 74160 的功能表见表。图 P6.19【解】第（ 1）片 74160 接成十进制计数器，第（ 2）片 74160 接成了三进制计数器。 第（

10、 1）片到第（ 2）片之间为十进制，两片串接组成三十进制计数器。【题 】分析图给出的电路，说明这是多少进制的计数器，两片之间是多少进制。74LS161 的功能表见表。图 P6.20解】在出现 LD 0 信号以前，两片 74LS161 均按十六进制计数。即第（ 1）片到第（2） 片为十六进制。当第（ 1）片计为 2，第（ 2）片计为 5时产生 LD 0 信号，总 的进制为 5 1621 83 故为八十三进制计数器。【题 】用同步十进制计数器芯片 74160 设计一个三百六十五进制的计数器。要求各 位间为十进制关系。允许附加必要的门电路。 74160 的功能表见表。【解】见图个位十位百位D0 D1

11、 D2 D3EPRDET 74160(1)ET 74160(2)ET 74160(3)CLDEP D0 D1 D2 D3 CLD>CLKQ0 Q1 Q2 Q3 RDEP D0 D1 D2 D3 CLD>CLKQ0 Q1 Q2 Q3>CLKQ0 Q1 Q2 Q3Y进位输出CLK 计数 输入图A6.220时0分0秒到 23时59题 】设计一个数字钟电路，要求能用七段数码管显示从 分 59 秒之间的任一时刻。【解】电路接法可如图所示。计数器由六片74160 组成。第（ 1）、（2）两片接成六十进制的“秒计数器” ，第（ 1）片为十进制，第（ 2）片为六进制。第（ 3）、（ 4）片为

12、 接成六十进制的“分计数器” ，接法与“秒计数器”相同。第（ 5）、第（ 6）片用整体复位法接成二十四进制计数器，作为“时计数器” 。显示译码器由六片 7448组成，每片 7448 用于驱动一只共阴极的数码管 BS201A。【题 】图所示电路是用二十进制优先编码器74LS147 和同步十进制计数器 74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、 H、 I 分别为低电平时由 Y 端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为 10KHz。74LS147的功能表如表所示， 74160 的功能表见表。CLK 1AI1CP ETEPBCII32Y0D0Q0DI4 4

13、1SY1D1 061Q1EI5147FI67Y2-D2 7Q2GI7HIII98Y3D3RD LDQ3 C1图 P6.24解】由图可见，计数器 74160 工作在可预置数状态，每当计数器的进位输出C1时（即 Q3Q2Q1Q01001 时），在下一个CP上升沿到达时置入编码器74LS147 的输出状态 Y3Y2 Y1Y0.图A6.24再从图给出的 74160 的状态转换图可知，当 A0 时 74LS147 的输出为 Y3Y2 Y1Y01110，74160的数据输入端 D3D2 D1D0=0001，则状态转换顺序将如图中所示， 即成为九进制计数器。输出脉冲 Y 的频率为 CLK频率的 1/9 。依

14、次类推便可得到下表：接入电平的输入端ABCDEFGHIf y / f CP1/91/81/71/61/51/41/31/20f y(kHZ )250【题 】试用同步十进制可逆计数器 74LS190 和二十进制优先编码器 74LS147 设计一个工作在减法计数器状态的可控分频器。要求在控制信号A、B、C、D、 E、F、G、H分别为 1试分频比对应为 1/2 、1/3 、1/4 、 1/5 、1/6 、1/7 、1/8 、1/9 。74LS190 的逻辑图见图。它的功能表如表。可以附加 必要的门电路。【解】可用 CP0 作为 LD 信号。因为在 CP上升沿使 Q3Q2Q1Q0 0000 以后，在

15、这个 CP的低电平期间 CP0 将给出一个负脉冲。但由于 74LS190 的 LD 0 信号是异步置数信号，所以 0000 状态在计数过程中 是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可 以增设由 G1 、G2组成的触发器，由 Q端给出与 CLK脉冲的低电平等宽的 LD 0 信 号，并可由 Q 端给出进位输出脉冲。由图（a）中74LS190减法计数时的状态转换图可知， 若LD 0时置入 Q3Q2Q1Q0 0100，则得到四进制减法计数器 ，输出进位信号与 CP 频率之比为 1/4 。又由 74LS147 的功能表（表）可知，为使 74LS147的输出反相后为 01

16、00， I 4需接入低电平信号，故 I4 应接输入信号 C。依次类推即可得到下表：分频比(fy/ fcp)1/21/31/41/51/61/71/81/9低电平信号输入端I2(A)I3(B)I4(C)I5(D)I6(E)I7(F)I8(G)I9(H)于是得到如图（ b）的电路图。a)Y3 Y2 Y1 0741SL4798765432U/D CP0 C/BD30Q3D2 91LSQ2L47D1 7Q1D0Q0S CLK1 LD1G1输出CP(b)图 A6.25题 】图时一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。CLK输入图P6.26Y输出图 A6.26解】Q

17、1 D1 Q2Q3 Q2Q3 Q2Q3Q2n+1 D2 Q1Q3n+1 D3 Q2Y Q2 Q3状态转换图如图，电路能自启动。这是一个五进制计数器。【题 】试利用同步十六进制计数器 74LS161和 4线 16线译码器 74LS154设计 节拍脉冲发生器，要求从 12 个输出端顺序、循环地输出等宽的负脉冲。 74LS154 的 逻辑框图及说明见【题】 。 74LS161 地功能表见表。解】用置数法将 74LS161 接成十二进制计数器，并把它地 Q3,Q2,Q1,Q0 对应12 个等地接至 74LS154的 A3、A2 、A1 、A0 ，在 74LS154地输出 Y0 Y11端就得到了宽地顺序

18、脉冲 P0 P11。电路接法见图。CLKETEP>CLKCD3 16Q3D2 1614LSQ27 D1Q1D0Q0RD LDSASBA3A图 A6.28Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15P0P1P2P3P4P5P6P7P8P9P10P11输 出 脉 冲CLK信号作用下能周期性【题 】设计一个序列信号发生器电路，使之在一系列 地输出“ 00”的序列信号。【解】可以用十进制计数器和 8选 1数据选择器组成这个序列信号发生器电路。若将十进制计数器 74160的输出状态 Q3,Q2,Q1,Q0作为 8选 1数据选择器的输入，则可得到数据选择器的输出 Z

19、与输入 Q3,Q2,Q1,Q 0 之间关系的真值表。题的真值表Q3 Q2 Q1Q0Z000000001000101001100100101011011000111110001100111Z图6.29若取用 8 选 1 数据选择器 74LS251(见图)，则它的输出逻辑式可写为Y D0(A2 A1A0) D1(A2A1A0) D2(A2A1A0) D3(A2A1A0) D4(A2A1A0 ) D5(A2 A1A0) D6(A2A1A0) D7(A2A1A0) 由真值表写出 Z 的逻辑式，并化成与上式对应的形式则得到Z Q3 (Q2Q1Q0 ) Q3 (Q2 Q1Q0 ) Q3(Q2Q1Q0) 0

20、 ?(Q2Q1Q0 ) Q3(Q2Q1Q0 ) Q3 (Q2Q1Q0 ) 0?(Q2Q1Q0) Q3(Q2Q1Q0) 令A2 Q2,A1 Q1 ,A0 Q0,D0 D1 Q3,D2 D4 Q5 Q7 Q3,D3 D6 0 , 则 数据选择器的输出 Y 即所求之 Z。所得到的电路如图所示。【题 】设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号 作用下按表规定的顺序转换状态。表中的1表示“亮”，0 表示“灭”，要求电路能自启动，并尽可能采用钟规模集成电路芯片。【解】因为输出为八个状态循环，所有用74LS161 的低三位作为八进制计数器。若以 R、Y、G分别表示红、黄、绿三个输出，则

21、可得计数器输出状态Q2 Q1 Q0与 R、CP顺序红黄绿000011002010Y、G关系的真值表：表Q2Q1Q0RYG000000001100表的真值表300101001041110110015001100111601010100171001100108000111100选两片双 4选 1数据选择器 74LS153作通用函数发生器使用，产生R、Y、G。由真值表写出 R、Y、G的逻辑式， 并化成与数据选择器的输出逻辑式相对应的0?(Q1Q0) Q2(Q1Q0) 1? (Q1Q0 ) Q2 (Q1Q0 ) 0?(Q1Q0) Q2(Q1Q0)形式R Q2(Q1Q0) Q2 (Q1Q0 )Y Q2(

22、Q1Q0) 0?(Q1Q0)G Q2(Q1Q0) Q2(Q1Q0)电路图如图R Y G图 A6.30【题 】用 JK 触发器和门电路设计一个 所示。4 位循环码计数器， 它的状态转换表如表计数顺序进位输出 C表电路状态Q3Q2 Q1Q00000001000102001103001004011005011106010107010008110009110101011110111110012101001310110141001015100011600000解】按照表中给出的计数顺序，得到图（a)所示的 Q3n+1,Q2n+1,Q1n+1,Q0n+1 的卡诺图。从卡诺图写出状态方程，经化简后得到Q3

23、Q3Q1 Q3Q0 Q2Q1Q0Q3Q1 Q3Q0 Q2 Q1Q0 (Q3 Q3 )(Q2Q1Q0)Q3 (Q2Q1Q0 )Q3 Q2 Q2Q1 Q2Q0 Q3Q1Q0Q2Q1 Q2Q0 Q3Q1Q0(Q2 Q2 )(Q3Q1Q0 ) Q2 (Q3Q1Q0 )Q2Q1 Q1Q0 Q3Q2Q0 Q3Q2 Q0Q1Q0 (Q3Q2Q0 Q3 Q2Q0 )(Q1 Q1) (Q2 Q3 ?Q0)Q1 Q0 ?(Q3 Q2) ?QQ0* Q3Q2 Q1 Q3Q2Q1 Q3Q2Q1 Q3Q2Q1Q3 Q2 Q1Q3 Q2 Q1(Q0 Q0 )Q3 Q2 Q1 Q0 Q3 Q2 Q1Q0从以上各式得到进位输

24、出信号为 C得到的逻辑图如图（J3J2J1J0Q2Q1Q0; K3Q3 Q1Q0; K 2Q2 Q1Q 0Q3 Q1Q0Q3 Q2 ?Q0; K1(Q3 Q2 ) ? Q0Q3 Q2 Q1; K 0Q3 Q2 Q1Q3Q2 Q1Q0b）所示。000111100001001100100110110001000101011111011111111010100000100010011011Q1Q0 ( Q3 Q2 Q1 Q0 )1000 01 11a）(b)图A6.32【题 】用 D 触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启 动。【解】若取计数器的状态循环如表所示，则即可得到如图（a）所示的次态卡诺图。由卡诺图得到四个触发器的状态方程分别为Q3n+1Q3Q1Q2Q1Q0Q2n+1Q2Q1Q2 Q0 Q2Q1QQ1n+1Q1Q0Q3Q1Q0Q0n+1Q3Q0Q1Q00输